八位七段数码管动态显示电路的设计_三
八位七段数码管动态显示电路设计
八位七段数码管动态显示电路的设计一七段显示器介绍七段显示器，在许多产品或场合上经常可见。
其内部结构是由八个发光二极管所组成，为七个笔画与一个小数点，依顺时针方向为A、B、C、D、E、F、G与DP等八组发光二极管之排列，可用以显示0～9数字及英文数A、b、C、d、E、F。
目前常用的七段显示器通常附有小数点，如此使其得以显示阿拉伯数之小数点部份。
七段显示器的脚位和线路图如下图4.1所示( 其第一支接脚位于俯视图之左上角)。
图4.1、七段显示器俯视图由于发光二极管只有在顺向偏压的时候才会发光。
因此，七段显示器依其结构不同的应用需求，区分为低电位动作与高电位动作的两种型态的组件，另一种常见的说法则是共阳极( 低电位动作)与共阴极( 高电位动作)七段显示器，如下图4.2所示。
( 共阳极) ( 共阴极)图4.2、共阳极(低电位动作)与共阴极(高电位动作)要如何使七段显示器发光呢？对于共阴极规格的七段显示器来说，必须使用“ Sink Current ”方式，亦即是共同接脚COM为VCC，并由Cyclone II FPGA使接脚成为高电位，进而使外部电源将流经七段显示器，再流入Cyclone II FPGA的一种方式本实验平台之七段显示器模块接线图如下图4.5所示。
此平台配置了八组共阳极之七段显示器，亦即是每一组七段显示器之COM接脚，均接连至VCC电源。
而每一段发光二极管，其脚位亦均与Cyclone II FPGA接连。
四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。
八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。
图4.5、七段显示器模块接线图七段显示器之常见应用如下➢可作为与数值显示相关之设计。
⏹电子时钟应用显示⏹倒数定时器⏹秒表⏹计数器、定时器⏹算数运算之数值显示器二七段显示器显示原理七段显示器可用来显示单一的十进制或十六进制的数字，它是由八个发光二极管所构成的( 每一个二极管依位置不同而赋予不同的名称，请参见图4.1 ) 。
(完整word版)八位七段数码管动态显示电路设计
八位七段数码管动态显示电路的设计一七段显示器介绍七段显示器，在许多产品或场合上经常可见。
其内部结构是由八个发光二极管所组成，为七个笔画与一个小数点，依顺时针方向为A、B、C、D、E、F、G与DP等八组发光二极管之排列，可用以显示0～9数字及英文数A、b、C、d、E、F。
目前常用的七段显示器通常附有小数点，如此使其得以显示阿拉伯数之小数点部份。
七段显示器的脚位和线路图如下图4.1所示( 其第一支接脚位于俯视图之左上角)。
图4.1、七段显示器俯视图由于发光二极管只有在顺向偏压的时候才会发光。
因此，七段显示器依其结构不同的应用需求，区分为低电位动作与高电位动作的两种型态的组件，另一种常见的说法则是共阳极( 低电位动作)与共阴极( 高电位动作)七段显示器，如下图4.2所示。
( 共阳极) ( 共阴极)图4.2、共阳极(低电位动作)与共阴极(高电位动作)要如何使七段显示器发光呢？对于共阴极规格的七段显示器来说，必须使用“ Sink Current ”方式，亦即是共同接脚COM为VCC，并由Cyclone II FPGA使接脚成为高电位，进而使外部电源将流经七段显示器，再流入Cyclone II FPGA的一种方式本实验平台之七段显示器模块接线图如下图4.5所示。
此平台配置了八组共阳极之七段显示器，亦即是每一组七段显示器之COM接脚，均接连至VCC电源。
而每一段发光二极管，其脚位亦均与Cyclone II FPGA接连。
四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。
八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。
图4.5、七段显示器模块接线图七段显示器之常见应用如下可作为与数值显示相关之设计。
⏹电子时钟应用显示⏹倒数定时器⏹秒表⏹计数器、定时器⏹算数运算之数值显示器二七段显示器显示原理七段显示器可用来显示单一的十进制或十六进制的数字，它是由八个发光二极管所构成的( 每一个二极管依位置不同而赋予不同的名称，请参见图4.1 ) 。
八段数码管的控制显示
{
unchar i=0;
unchar j=0;
for(i=0;i<delaytime;i++)
for(j=0;j<120;j++)
;
}
void main(void)
{
unchar i=0;
OUTCON=0x88;//8255控制字
while(1)//系统主循环
#include <AT89X51.h>
#include <absacc.h>
#define unchar unsigned char
#define OUTCON XBYTE[0xffff]
#define OUTSEG XBYTE[0xfffC]
#define OUTDigit XBYTE[0xfffd]
八段数码管显示实验八段共阳极数码管八段数码管引脚图数码管显示数码管显示原理八段数码管四位八段数码管数码管显示vhdl数码管显示流程图数码管显示小数
实验二八段数码管的控制显示
一．实验目的
利用试验系统提供的显示设备，动态显示一行数据。
二．实验内容
1.了解数码管动态显示的原理
2.了解用总线方式控制数码管显示
Delay(200);
}
}
}
j=A;
}
3.使用两位数码管，实现数码管显示的数值从0开始每隔0.2s加1，加到100回0并重新开始。
while(1)
{
i=0;
for(j=0;j<=9;j++)
{
for(i=0;i<=9;i++)
实验报告 实验七 八段数码管显示实验
实验报告实验七八段数码管显示实验----b46086b6-6eaf-11ec-8071-7cb59b590d7d实验报告--实验七-八段数码管显示实验EDA实验报告七段或八段数码管显示实验1、实验目的1）了解数码管动态显示的原理。
2）了解如何通过总线控制数码管显示器2、实验要求：利用实验仪提供的显示电路,动态显示一行数据.提示：显示显示缓冲区的内容（例如，可以使用60H~65h作为缓冲区）。
修改显示缓冲区的内容时，可以显示修改后的内容（为键盘扫描和显示实验做准备）。
3、实验说明实验仪器提供了一个6位8段编码的LED显示电路。
学生可以控制显示，只要他们根据地址输出相应的数据。
显示器共有6位，以动态方式显示。
8位段码和6位码由两个74ls374芯片输出。
位代码由mc1413或uln2022反相驱动后，选择相应的显示位。
本实验仪中8位段码输出地址为0x004h，位码输出地址为0x002h。
此处x是由key/ledcs决定，参见地址译码。
在进行键盘和led实验时，需要将按键/LEDC连接到相应的地址解码。
以便使用相应的地址进行访问。
例如，如果钥匙/ledcs连接到CS0，则段代码地址为08004h，位代码地址为08002h。
七段数码管的字型代码表如下表：a-----f | | b | |------| g | e | c-----d。
h显示字体gfedcba段代码001111113FH100011006H210110115BH3100111114FH41100111066H51016DH61111017DH70000 1107H81111117FH911011116fha111011177hb11111007chc011100139hd10111105ehe111100179hf111000171h4.原理图和接线5、实验内容1）使用仪器和仪表开发平台模型本实验用到了wave6000软件平台，电脑一台，lab6000实验箱，示波器，若干连线，串行数据线。
简述七段数码管动态扫描显示原理
简述七段数码管动态扫描显示原理
七段数码管动态扫描显示原理是指通过对七段数码管的各段进行逐个刷新，以实现数字、字母和符号等信息的显示。
七段数码管由7个LED灯组成，分别代表数字0~9和字母A~F等，可以通过控制各个LED的亮灭状态来显示不同的字符。
动态扫描显示原理是通过快速地在各个数码管之间切换显示内容，使得人眼无法察觉到切换的过程，从而产生连续的显示效果。
具体实现过程如下：
1. 将需要显示的数字或字符转换为相应的LED点亮状态，通过控制各个数码管的引脚来实现。
2. 通过控制锁存器的输入使得数据在锁存器中存储。
3. 通过控制锁存器的输出使得数据从锁存器输出到数码管的控制引脚上。
4. 通过控制位选锁存器的输出，选择显示的数码管。
5. 通过控制位选锁存器的使能引脚，控制数码管的亮灭状态。
6. 循环执行上述步骤，不断刷新各个数码管的显示内容，使得整个显示效果连续而流畅。
7. 根据需要的显示速度和亮度，可以调整刷新频率和亮灭时间的设置。
通过这种动态扫描的方式，只需要控制一部分引脚，就能够实现多
个七段数码管的显示，从而减少了所需的引脚数量和控制复杂度，提高了显示的效率和可靠性。
七段数码管动态显示控制
实验二七段数码管动态显示控制一、实验目的利用AT89S52和使用两位数码管显示器，循环显示两位数00-99。
其中P2.0和P2.1端口分别控制数码管的个位和十位的供电，当相应的端口变成低电平时，驱动相应的三极管会导通，+5V通过驱动三极管给数码管相应的位供电，这时只要P3口送出数字的显示代码，数码管就能正常显示数字。
二、实验要求1、使用两位数码管显示器，循环显示两位数00-99；2、具有电源开关和指示灯，有复位键；3、数码管动态显示，即扫描方式，每一位每间隔一段时间扫描一次。
字符的亮度及清晰度与每位点亮的停留时间和每位显示的时间内轮换导通次数有关。
三、实验电路四、实验器材AT89S52；动态扫描显示；共阳极数码管；电阻五、实验原理说明图1 AT89S52引脚图图2 共阳极七段数码管引脚图1AT89S52引脚图，说明如下：按照功能，AT89S52的引脚可分为主电源、外接晶体振荡或振荡器、多功能I/O 口、控制和复位等。
1．多功能I/O口AT89S52共有四个8位的并行I/O口：P0、P1、P2、P3端口，对应的引脚分别是P0.0 ～ P0.7，P1.0 ～ P1.7，P2.0 ～ P2.7，P3.0 ～ P3.7，共32根I/O线。
每根线可以单独用作输入或输出。
①P0端口，该口是一个8位漏极开路的双向I/O口。
在作为输出口时，每根引脚可以带动8个TTL输入负载。
当把“1”写入P0时，则它的引脚可用作高阻抗输入。
当对外部程序或数据存储器进行存取时，P0可用作多路复用的低字节地址/数据总线，在该模式，P0口拥有内部上拉电阻。
在对Flash存储器进行编程时，P0用于接收代码字节；在校验时，则输出代码字节；此时需要外加上拉电阻。
②P1端口，该口是带有内部上拉电阻的8位双向I/O端口，P1口的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。
对端口写“1”时，通过内部的上拉电阻把端口拉到高电位，此时可用作输入口。
8位LED数码管动态显示电路的仿真测试
数字电子技术仿真实验实验题目：8位LED数码管动态显示电路院系：电子与信息工程学院专业：电子信息工程班级：2010级X班老师：XXX姓名：XXX学号：XXXXXXXXXX8位LED数码管动态显示电路的仿真测试一，实验目的：（1）掌握LED数码管动态显示的工作原理。
（2）掌握BCD—七段显示译码器74LS48,3—8线译码器74LS138的应用。
（3）掌握MultiSIM中LED数码管的应用。
二，实验原理：LED数码管有静态显示和动态显示2种显示方式。
LED数码管工作于静态显示方式时，各位的共阴极（或共阳极）连接在一起并接地，且使用一片译码驱动芯片驱动一位七段LED数码管进行数码显示。
LED数码管工作于动态显示方式时，使用一片译码驱动芯片驱动多位七段LED数码管，有控制电路控制各位显示器分别进行数码显示，即每个显示器按照不同的时间轮流使用这片译码驱动芯片，从而是电路更加简单。
三，实验设配及元器件：四，仿真结果：1，显示相同数码电路的仿真测试：2，显示不同数码电路的仿真实验：（1）当频率为100HZ时：LED数码管显示的数码及显示的顺序：（2）当频率为100KHZ时：LED数码管显示的数码及显示的顺序：五，实验总结：通过此次实验，不仅让我对仿真更加熟悉，也加深了我对数字电子电路的理解。
在仿真过程中，我遇到了很多困难，经过思考和尝试，终于将实验做成功了。
例如刚开始我不知道字符信号发生器再那里，于是就在原件中一个一个的试，很快就在工具栏上的图标中找到了。
还有数码管，在元件库中找了很久，终于在Indicators下面的HEX_DISPLAY中才找到。
电路图连接完后，因为字符信号发生器没有接地，数码管始终不能显示。
改正后，刚开始又始终只有一位数码管显示，经过思考，原来是频率低了，当我把频率变大后，循环扫描的速度变得足够快，就可以看到8位LED数码管的持续发光。
硬件实验十--八段数码管显示
硬件实验十 八段数码管显示一、实验要求利用实验仪提供的显示电路,动态显示一行数据.二、实验目的1. 了解数码管动态显示的原理。
2. 了解用总线方式控制数码管显示三、实验线路及连线四、实验说明1．本实验仪提供了6 位8段码LED 显示电路，只要按地址输出相应数据，就可以实现对显示器的控制。
显示共有6位，用动态方式显示。
8位段码、6位位码是由两片74LS374输出。
位码经MC1413或ULN2003倒相驱动后，选择相应显示位。
本实验仪中 8位段码输出地址为0X004H ，位码输出地址为 0X002H 。
此处X 是由KEY/LED CS 决定，参见地址译码。
做键盘和LED 实验时，需将KEY/LED CS 接到相应的地址译码上。
以便用相应的地址来访问。
例如，将KEY/LED CS 接到CS0上，则段码地址为08004H ，位码地址为08002H 。
位选通信号 (0x002H)段码输出 (0x004H)数据总线连线 连接孔1 连接孔2 1 KEY/LED_CS CS0七段数码管的字型代码表如下表：五、程序框图程序代码OUTBIT equ 08002h ; 位控制口OUTSEG equ 08004h ; 段控制口LEDBuf equ 60h ; 显示缓冲Num equ 70h ; 显示的数据DelayT equ 75h ;ljmp StartLEDMAP: ; 八段管显示码db 3fh, 06h, 5bh, 4fh, 66h, 6dh, 7dh, 07h db 7fh, 6fh, 77h, 7ch, 39h, 5eh, 79h, 71hDelay: ;mov r7, #0DelayLoop:djnz r7, DelayLoopdjnz r6, DelayLoopretDisplayLED:mov r0, #LEDBufmov r1, #6 ;mov r2, #00100000b ;Loop:mov dptr, #OUTBITmov a, #0movx @dptr, a ;mov a, @r0mov dptr, #OUTSEGmovx @dptr,amov dptr, #OUTBITmov a, r2movx @dptr, a ;mov r6, #01call Delaymov a, r2 ;rr amov r2, ainc r0djnz r1, Loopmov dptr, #OUTBITmov a, #0movx @dptr, a ;retStart:mov sp, #40hmov Num, #0MLoop:inc Nummov a, Nummov b, amov r0, #LEDBufFillBuf:mov a, banl a, #0fhmov dptr, #LEDMapmovc a, @a+dptr ;mov @r0,a ;inc r0inc bcjne r0, #LEDBuf+6, FillBufmov DelayT,#0DispAgain:call DisplayLED ;djnz DelayT,DispAgain ljmp MLoopend硬件实验十一 键盘扫描显示实验一、实验要求在硬件实验十的基础上,利用实验仪提供的键盘扫描电路和显示电路,做一个扫描键盘和数码显示实验，把按键输入的键码在六位数码管上显示出来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
题目八位七段数码管动态显示电路
的设计
一、实验目的
1、了解数码管的工作原理。
2、学习七段数码管显示译码器的设计。
3、学习VHDL的CASE语句及多层次设计方法。
二、实验原理
七段数码管是电子开发过程中常用的输出显示设备。
在实验系统中使用的是两个四位一体、共阴极型七段数码管。
其单个静态数码管如下图1所示。
图1 静态七段数码管
由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。
反之则不亮。
共阳极性的数码管与之相么。
四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。
八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。
三、实验内容
本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相
应的键值。
在实验中时，数字时钟选择1024HZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。
四、实验步骤
1、打开QUARTUSII软件，新建一个工程。
2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。
3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘
中提供的示例程序。
4、编写完VHDL程序后，保存起来。
方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。
6、编译仿真无误后，根据用户自己的要求进行管脚分配。
分配完成后，再进行全编
译
一
次
，
以
使
管
脚
分
配生效。
7、根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。
如果是调用的本书提供的VHDL代码，则实验连线如下：
CLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1024HZ。
KEY[3..0]：数码管显示输入信号，分别接拨动开关的S4，S3，S2，S1。
LEDAG[6..0]：数码管显示信号，接数码管的G、F、E、D、C、B、A。
SEL[2..0]：数码管的位选信号，接数码管的SEL2、SEL1、SEL0。
8、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。
观察实验结果是否与
自己的编程思想一致。
五、实验现象与结果
1、仿真波形
六、实验总结
这次的实验为四位并行乘法器，基本原理老师已经在上课的时候讲的很清楚，刚开始综合时有错误，改完后波形仿真也进行的很顺利，这次试验又熟悉了QUARTUSII软件的使用，以后要多动手，多理解，争取对QUARTUSII熟练掌握。
实验结果验证了程序的正确性。
七、附录
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity zl_549 is
port(clk:in std_logic;
key:in std_logic_vector(3 downto 0);
ledag:out std_logic_vector(6 downto 0);
del:out std_logic_vector(2 downto 0));
end zl_549;
architecture led of zl_549 is
begin
process(clk)
variable count: std_logic_vector(2 downto 0);
begin
if clk'event and clk='1'then
count:=count+1;
end if;
del<=count;
end process;
process(key)
begin
case key is
when "0000"=>ledag<="0111111";
when "0001"=>ledag<="0000110";
when "0010"=>ledag<="1011011";
when "0011"=>ledag<="1001111";
when "0100"=>ledag<="1100110";
when "0101"=>ledag<="1101101";
when "0110"=>ledag<="1111101";
when "0111"=>ledag<="0000111";
when "1000"=>ledag<="1111111";
when "1001"=>ledag<="1101111"; when "1010"=>ledag<="1110111"; when "1011"=>ledag<="1111100"; when "1100"=>ledag<="0111001"; when "1101"=>ledag<="1011110"; when "1110"=>ledag<="1111001"; when "1111"=>ledag<="1110001"; when others =>null;
end case;
end process;
end led;。