第6章CMOS静态门电路(2)-延迟(半导体集成电路共14章)讲解
CMOS 模拟集成电路课件完整
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
CMOS门电路工作原理介绍
四、其他类型的CMOS门电路
1.其他逻辑功能的CMOS门电路 在CMOS门电路的系列产品中， 除反相器外常用的还有： 与非门、或非门、与门、 或门、与或非门、异或门等几种。
上页 下页 返15回
（1）CMOS与非门电路
VDD 当A，B两个输入端全为“1”时，
T3
T4
T1和T2都导通，T3和T4都截止，
（2）CMOS“或非”门电
路
VDD
B
当A，B两个输入端全为“1”
T4
或 其中一个为“1”时，
A
输出端为“0”。
T3
只有当输入端全为“0”时，
Y 输出端才为“1”。
T1
T2
CMOS或非门
Y (A B)
存在和与非门类似的问题。
上页 下页 返17回
2.带缓冲级的CMOS门电路
电路构成： 在门电路的每个输入端、输出端各增设一级反相器， 加进的这些反相器具有标准参数，所以称为缓冲器。 优点： 这些带缓冲级的门电路，其输出电阻和输出的高、 低电平以及电压传输特性将不受输入端状态的影响， 电压传输特性的转折区也变得更陡。
Y 输出端为“0”。
T2
当输入端有一个或全为“0”时，
A
T1或T2（或都）截止，T3或T4 （或
都）导通 ，
B
T1
输出端Y为“1” 。
CMOS与非门
Y (AB)
缺点：1. 输入端的工作状态不同时影响电压传输特性。
2. 输出的高、低电平受输入端数目的影响。
3. 它的输出电阻受输入状态的影响。 上页 下页 返16回
vI
vO 当vI = VIH= VDD 时， T2导通，T1截止，输出为低
cmos集成电路原理
cmos集成电路原理
CMOS集成电路原理即互补金属氧化物半导体（CMOS）技术是一种半导体制造技术，它是将PMOS（p-type metal-oxide-semiconductor）和NMOS（n-type metal-oxide-semiconductor）晶体管结合使用的一种技术。
CMOS集成电路原理的设计目标是减少功耗，提高整个电路的性能，使得集成电路具有更高的集成度和更低的功耗。
在CMOS集成电路中，PMOS和NMOS是互补的，一个负责负电荷的控制，另一个负责正电荷的控制，由此产生更低的功耗。
具体来说，当输入为低电平（0）时，PMOS管开启，NMOS管关闭，输出为高电平（1）；当输入为高电平（1）时，PMOS管关闭，NMOS管开启，输出为低电平（0）。
这样的设计在静态状态下具有准确的输出逻辑响应。
CMOS集成电路的优点在于以下几个方面：
1. 低功耗：由于CMOS只有在切换时才会消耗功率，静态状态下几乎不消耗功耗，从而减少能量消耗。
2. 高集成度：CMOS集成电路可以集成大量的晶体管和电路元件，从而实现更复杂的电路功能。
3. 高速度：CMOS晶体管的开关速度很快，从而可以实现高速的信号处理和数据传输。
4. 抗干扰能力强：CMOS集成电路的输入和输出电阻高，抗干扰能力强，能够抵抗噪声和干扰信号。
总而言之，CMOS集成电路原理是基于PMOS和NMOS晶体管的互补原理，通过精确的控制电信号的状态来实现逻辑门的
功能。
它以低功耗、高集成度、高速度和抗干扰能力强等特点成为目前集成电路设计中最为常见的技术。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
《模拟电子技术》课件第6章 集成运算放大电路
IE2
IE1Re1 Re2
VT Re2
ln
IE1 IE2
§6.2 电流源电路
IR R
IC1
T1
IE1 Re1
IB1 IB2
VCC
I C 2=IO
T2
IE2 Re2
当值足够大时
IR IC1 IE 1 IO IC2 IE 2
IO
IR
Re1 Re2
VT Re2
ln
IR IO
IO
IR
Re1 Re2
四、微电流源
R c + vo R c
VCC
Rs
+
vi1
T1 RL T2
Rs
+
vi2
Re
VEE
2、差模信号和共模信号的概念
vid = vi1 vi2 差模信号
vic
=
1 2
(vi1
vi2 )
共模信号
Avd
=
vod vid
差模电压增益
其中vod ——差模信号产生的输出
Avc
=
voc vic
共模电压增益
总输出电压
IE3
IC2
IC1
1
IC2
2
IC 1
2 IC1 β
IO
1
IR 2
2
2
IR
IC1
T1
R IB3
T3
IE3
IB1 IB2
V CC IO= IC2 = IC1
T2
IR R
IC1
IB3
T1 I B1
VCC
IO
T3
IE3 IC2
T2 IB2
三、比例电流源
cmos逻辑门电路[最新]
![cmos逻辑门电路[最新]](https://img.taocdn.com/s3/m/6cf0544676232f60ddccda38376baf1ffc4fe3e0.png)
CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。
一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。
两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。
当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。
当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。
通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。
②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。
③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。
CMOS反相器的电压传输特性如图11-37所示。
cmos电路原理
cmos电路原理
CMOS电路是一种特殊类型的集成电路，由互补型金属氧化
物半导体（CMOS）器件组成。
CMOS器件由P型和N型MOSFET（金属-氧化物-半导体场效应晶体管）组成，这些晶
体管在电路中起着开关的作用。
CMOS电路的原理是基于MOSFET的特性。
每个MOSFET都
有一个栅极、一个漏极和一个源极。
栅极上的输入信号控制着MOSFET的通断状态。
当输入信号为高电平时，N型MOSFET通断，P型MOSFET导通。
反之，当输入信号为低
电平时，N型MOSFET导通，P型MOSFET通断。
在CMOS电路中，MOSFET的通断状态决定了电路的输出状态。
通过适当控制输入信号的高低电平，可以实现各种逻辑功能，如与门、或门、非门和异或门等。
与门的输出只有当所有输入都为高电平时才为高电平，或门的输出只有当至少一个输入为高电平时才为高电平，非门的输出是输入信号的反向，异或门的输出只有当输入信号中的高电平个数为奇数时才为高电平。
CMOS电路具有许多优点。
首先，CMOS电路具有低功耗特性，因为只有在切换时才会有较大的功耗。
此外，CMOS电
路还具有抗干扰和噪声的能力。
由于MOSFET本身是绝缘体，因此在开关状态时，它几乎不会受到外界噪声的影响。
此外，CMOS电路还具有较高的集成度和较小的尺寸。
总之，CMOS电路是一种常见的集成电路，通过控制
MOSFET的通断状态实现各种逻辑功能。
它具有低功耗、抗干扰和噪声、高集成度等优点，在现代电子设备中得到广泛应用。
CMOS静态门电路
C=0 p p
C nn
VDD
GND C=0
I
CMOS静态组合逻辑门
A=1 B=1
A B
或非门动作原理-4
C=0 p p
C nn
VDD
GND C=0
II
CMOS静态组合逻辑门
A=0 B=0
VDD
A C
B
C=A+B
A=0 B=1
A=1 B=0
VDD
VDD
A=1 B=1
一、两管串联：
Vd
T1 K1
Vg
Vm
T2 K2
Vs
Vd
Vg
Keff
Vs
IDS K[2(VGS VTH )VDS VDS 2 ]
IDS K[(VGS VTH )2 2(VGS VTH )VDS VDS 2 (VGS VTH )2 ]
IDS K[(VGS VTH )2 (VGS VTH VDS )2 ]
12
1
2
同理可推出N个管子串联使用 时，其等效增益因子为：
K eff
1 N1
K i1
i
二、两管并联：
Vd
Vg
K1 K2
Vs
Vd
Vg
Keff
Vs
同理可证，N个Vt相等的管子并联使用时：
与非门电路的驱动能力
VDD
B
在一个组合逻辑电路中，为了使各种
组合门电路之间能够很好地匹配，各
A
个逻辑门的驱动能力都要与标准反相
A=0 B=0
A B
CMOS与非门动作原理-1
C=1
pp C
n
VDD
I VDD C=1
n CMOS静态组合逻辑门
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n+ S
n+ D
P_SUB
非饱和区 (VGS>VTH, VDS< VGS-VTH)
非饱和区： 沟道形成，相当于D、S连通， CGD=CGS ≈(1/2) CoxWL CGB=0
2018/9/25
MOSFET栅极电容(cont.)
Gate
CGSO CGC CGDO
n+ S
n+ D
CMOS逻辑门传输延迟举例
FO=1
反向器
2输入与非门
2输入或非门
2018/9/25
各种CMOS门电路的传输延迟
N输入逻辑门
自身延迟时间：
LE倍
反向器
反向器为0, n输入逻辑门为n0
0.75CinvR0
后级负载延迟时间： 0.75CinvR0: FO=1时，反向器的延迟时间 f: Fan out LE: Logical Effort
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
2018/9/25
CMOS静态组合门电 路的延迟（速度）
2018/9/25
延迟时间实测方法
2018/9/25
本节内容
延迟时间的估算方法 负载电容的估算 传输延迟时间估算举例 缓冲器最优化设计
CSB
B
CDB
Vin
Vout
2018/9/25
2018/9/25
MOSFET交叠电容
Gate
CGSO CGC CGDO
CGDO
n+ S
n+ D
P_SUB
CGSO和CGDO—交叠电容，由源漏横向扩散形成，值一定
2CGDO
栅漏密勒 电容
2018/9/25
负载电容的估算（cont.)
自身电容
因此，自身电容为： Cself=CDBn+2CGDOn+CDBp+2CGDOp CDBp
Vout
连线电容
短线可忽略，长线需考虑 深亚微米级后，连线电容 变得不可忽略
2018/9/25
2CGDO
CDBn
CMOS逻辑门传输延迟举例
忽略连线电容 忽略中间 漏极电容
反相器
2输入与非门
2输入与非门
*等效电阻相同： *输入电容相同： 电容比反相器大4/3倍。 电阻比反相器大4/3倍。
2018/9/25
=162pS
+ (9f+40.5f) 4kW /3 + (27f+160f) 4kW /9}
tpHL=0.69τ=112pS
2018/9/25
缓冲器速度最优化设计
WP=16mm WP=2mm WP=4mm WP=8mm
Wn=1mm W =2mm n Wn=4mm W =8mm n WP=32mm C=160fF
在改善了本级电路延迟时间的同时 加大了本身的栅极电容
2018/9/25
缓冲器速度最优化设计
WP=2mm Wn=1mm WP=6mm
WP=18mm
C=160fF
Wn=3mm
Wn=9mm
CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm
τ=0.75 {(3f+13.5f) 4kW
2018/9/25
一、延迟时间的估算方法
反相器的延迟
Vin
Vout
RN
tPLH Vin=0
tPHL Vin=VDD
t / 1
Vout (1 e
t / 2
Vout e )V等效电阻 DD
VDD
负载电容 设输入为阶跃信号，则Vout上升(或下降）到0.5VDD时，对应
t PLH (ln 2)1 (ln 2) RPCL 0.69RPCL tPHL (ln 2) 2 (ln 2) RN CL 0.69RN CL
R0约8K欧
等效（平均）电阻一般取0.75R0
2018/9/25
负载电容的估算
CG Cself Cwire Cfanout CG CG Cload=Cself+Cwire+Cfanout
总负载 电容
2018/9/25
自身电 容
连线电 容
扇出电 容
负载电容的估算（cont.)
扇出电容
Cfanout＝∑CG CG＝CGn+CGp
2018/9/25
CMOS与非门的延迟
一般只关注 最坏的情况 •1个PMOS导通时，tPLH ~ 0.69CLRP •2个PMOS导通时，tPLH ~ 0.69CL× (RP/2) •2个NMOS导通时，tPHL ~ 0.69CL× 2RN
2018/9/25
等效电阻的估算
VDD VDD
R0
L: 0.25um W: 0.5um
τ=0.75R0C
=0.75R0CSelf+0.75R0CL =0.75 (3 1fF) 4kW+ 0.75 160fF 4kW =500pS t =0.69τ=345pS
pHL
2018/9/25
约为3M
缓冲器速度最优化设计
WP=2mm
Wn=1mm C=160fF
τ=0.75R0C
减小 减小 R0 加大反相器 管子的宽长比
P_SUB 饱和区 (VGS>VTH, VDS> VGS-VTH)
饱和区： 漏端沟道夹断，CGB=0， CGD=0
CGS≈(2/3) CoxWL
2018/9/25
负载电容的估算（cont.)
自身电容
RS
G
CGS RG C GD CGB RD D
CGS、CSB、CGB与输出端D无关 S 只有扩散电容CDB和CGD 设输入为阶跃信号，则Vout从0上 升(或从VDD下降）到0.5VDD时， 晶体管（对于短沟道晶体管）处 于截止或饱和态，因此CGD只剩 交叠电容。
Wn=16mm
CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm
τ=0.75 {(3f+9f) 4kW
+ (6f+18f) 4kW /2 + (12f+36f) 4kW /4 + (24f+72f) 4kW /8 + (48f+160f) 4kW /16 =183pS t =0.69τ=126pS
反向器
输入信号数
2018/9/25
传输延迟时间的估算：8输入AND
当FO=1时， 哪一种逻辑组合速度更快?
输入信号数 反向器
2018/9/25
缓冲器速度最优化设计
WP=2mm
CL=160fF Wn=1mm
忽略连线电容
tpHL
CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm
CGp
Vin Vout
CGn
2018/9/25
MOSFET栅极电容(cont.)
GateCGSO Fra bibliotekGC CGDO
n+ S
n+ D
P_SUB 截止 (VGS<VTH)
截止区： 沟道未形成，CGD=CGS=0, CGB=CGC ≈ CoxWL
2018/9/25
MOSFET栅极电容(cont.)
Gate