基于FPGA自适应数字频率计的设计
基于FPGA的数字频率计的设计
沈 磊 ， 善 化 （ 徽 理 工 大 学 电气 与信 息 工 程 学 院 ， 徽 淮 南 ２ ２ ０ ） 姚 安 安 ３ ０ １
Ｓ ｅ ｅ， ｏ Ｓｈ ｎ ｈ ａ（ ｅ、 ｉ Ｉ ｎ ｆｒ ｔ ｎＥ ｇｎ ｅ ｉｇＣ ｌ ｇ ， ｈ ｉ ｎｖ ｒｉ ｆ ｈ ｎＬｉ Ｙａ ａ — ｕ Ｅｌ ｔ ｄＩ ｏｍａｉ ｎ ｉｅ ｒ ｏｌ ｅ （ｒ ａ ａ ｎ ｏ ｎ ｅ Ａｎ ｕ ｉ ｓ ｙｏ Ｕ ｅ ｔ
ｔ ｎ ａ ｔ Ａ ｏｆ ｒ ｃａ ｆ ｒ Ｍａｘ ｐｌｓ Ｉｍ ａ ｆｃ ｕｒ ｔ ａ ｄ ｉ ｆａ ＥＤ ｏｎ ｓ ｔ ｏ ｒ ｗａ ｅ ｌｔｏ ｍ ＋ ｕ Ｉ ． ｎｕａ ｔ ｅｓ ｉ ｈ ｒ ｗａｒ ｌｃ ｒ ｉ ｕｉｂｏ ｒ。 ｗｎｌａ ｔ ｅ ｐ ｏ ｅｄ ｅ ｔ ｈ Ｐ Ａ ｓ ｅ ｅｅ ｔｉ ｃｒ ｔ ｃ ｃ ａ ｄ． ｄｏ Ｏ ｄｓ “ ｆ ｌ ｒ Ｃ ｕｒ ｏ ｔ ｅ Ｆ Ｇ
现场 可 编 程 门 阵
图 １数 字频 率计 的原 理 框 图
片 Ｆ Ｇ （ｉｄＰｏｒｍ ｂ ａ ｓ Ⅱ 广 Ｐ ＡＦｅ ｒｇａ ｍａｌＧ ｔ ａ ｌ ｅ ｅＡ
列） 片上 ， 个 系统 非 常 精 简 ， 够 达 到 Ｉ 的 技术 指 标 。 芯 整 并能 川样 根
据 不 同 的需要 还 可以 重新 编 程 下载 ， 行 升 级｝ 进 Ｉ 。
Ｓ ｉｎ ｅ＆ Ｔ ｃ ｎ ｌ ｙＡｎ ｕ Ｈｕ ｉａ ３ ０ １ ｃｅ ｃ ｅ ｈ ｏｏ ． ｈ ｉ ａｎ ｎ２ ２ ０ １ ｇ
摘 要 ： 硬件描 述语 言 Ｖ Ｄ 对 频率ｔ 用 Ｈ Ｌ ｔ 系统进 行设 计 ， 此程序 在 Ｅ Ａ软件平 台 Ｍ Ｄ ｐｕ Ｉ 上编 译仿 真后 ， 作 ｌｓＩ 制 出其 硬件 电路板 ， 再将 程序 下载 到 Ｆ Ｇ Ｐ Ａ模块 中实现 。 件设 计 中只需一 个下载 芯片 Ｅ ２ ５ 剩余 皆是输 入输 出部 硬 ＰＣ ， 分， 包括 时钟 和数码 管驱动 以及发 光二檄 管 ， 大大 地简化 了电 路结构 的复杂性 。 又提高 了电路 的稳 定性 。
基于FPGA的数字频率计实验报告(能测占空比)
基于FPGA的数字频率计设计学院：专业：班级：姓名：学号：审阅老师：评分：目录一、课程设计目的 (3)二、设计任务 (3)三、功能要求与技术指标 (3)四、数字频率计工作原理概述 (3)五．数字频率计实现方法 (4)六．结论与误差分析 (11)七．VHDL程序： (12)一、课程设计目的熟悉EDA工具，掌握用VHDL语言进行数字系统设计的基本方法和流程，提高工程实践能力。
二、设计任务设计一数字频率计，用VHDL语言描述，用QuartusII工具编译和综合，并在实验板上实现。
三、功能要求与技术指标1.基本功能要求（1）能够测量出方波的频率，其范围50Hz~50KHz。
（2）要求测量的频率绝对误差±5Hz。
（3）将测量出的频率以十进制格式在实验板上的4个数码管上显示。
（4）测量响应时间小于等于10秒。
以上（1）~（4）基本功能要求均需实现。
2.发挥部分（1）提高测量频率范围，如10Hz~100KHz或更高、更低频率，提高频率的测量绝对值误差，如达到±1Hz。
（2）可以设置量程分档显示，如X1档（显示范围1Hz~9999Hz），X10档（显示范围0.001KHz~9.999KHz），X100档（显示范围0.100KHz~999.9KHz）...可以自定义各档位的范围。
量程选择可以通过按键选择，也可以通过程序自动选择量程。
（3）若是方波能够测量方波的占空比，并通过数码管显示。
以上（1）~（3）发挥功能可选择实现其中的若干项。
四、数字频率计工作原理概述1.数字频率计简介在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
而数字频率计是采用数字电路制成的实现对周期性变化信号的频率的测量。
2.常用频率测量方法：方案一采用周期法。
通过测量待测信号的周期并求其倒数，需要有标准倍的频率，在待测信号的一个周期内，记录标准频率的周期数，这种方法的计数值会产生最大为±1个脉冲误差，并且测试精度与计数器中记录的数值有关，为了保证测试精度，测周期法仅适用于低频信号的测量。
基于FPGA的数字频率计设计
基于FPGA的数字频率计设计摘要数字频率计是一种常用的电子测量仪器，在工程领域中广泛应用。
与传统的模拟频率计相比，数字频率计具有精度高、响应快、体积小等优点，在现代电子技术领域中广泛应用。
本文将介绍如何使用FPGA设计数字频率计，并通过示例演示FPGA的应用。
介绍数字频率计是一种将输入信号的频率转换成计数信号输出的电子工具，它可以测量频率、周期和时间间隔等参数。
频率计通常采用数字进制计数方式，其测量精度取决于计数器的精度和时钟频率。
在电子电路测试、无线通信、音频、视频等领域中，数字频率计起着至关重要的作用。
FPGA（Field Programmable Gate Array）是一种具有灵活性、可编程性和高速性的逻辑芯片，适用于数字电路的设计和实现。
与ASIC（Application-Specific Integrated Circuit）相比，FPGA具有短设计周期、可重构、低成本等特点。
在数字系统中，FPGA作为计数器的电子部件，使得数字频率计的设计变得更加灵活和简便。
FPGA数字频率计设计系统框图FPGA数字频率计的系统框图如下：FPGA数字频率计系统框图FPGA数字频率计系统框图如图所示，FPGA数字频率计的输入端连接到待测信号，经过放大和滤波处理后送入计数器中进行计数，计数器输出的计数值存储在FPGA的存储器中并进行处理，最终形成数字频率读数并显示在数码管上。
输入端FPGA数字频率计的输入端通常使用低噪声前置放大器和有限带宽滤波器的组合，以保证待测信号的准确度和稳定性。
实际设计中应根据待测信号的具体情况选择合适的放大系数和滤波器参数。
计数器数字频率计的计数器是FPGA实现的核心部件。
计数器根据输入端计数触发信号进行计数，并将计数器输出的计数值存储在FPGA的存储器中。
计数器的计数值越大，频率读数的分辨率就越高。
在FPGA中，计数器可以采用累加计数器或移位寄存器计算，具体实现取决于设计者的需求和性能要求。
基于 fpga 的数字频率计的设计与实现
基于 FPGA 的数字频率计的设计与实现随着现代科技的不断发展，我们对数字信号处理的需求也越来越高。
数字频率计作为一种用来测量信号频率的仪器，在许多领域有着广泛的应用，包括无线通信、雷达系统、声音处理等。
在这些应用中，精确、高速的频率测量常常是至关重要的。
而基于 FPGA 的数字频率计正是利用了 FPGA 高速并行处理的特点，能够实现高速、精确的频率计算，因此受到了广泛关注。
本文将从设计思路、硬件实现和软件调试三个方面，对基于 FPGA 的数字频率计的设计与实现进行详细讲解。
一、设计思路1.1 频率计原理数字频率计的基本原理是通过对信号进行数字化，然后用计数器来记录单位时间内信号的周期数，最后根据计数器的数值和单位时间来计算信号的频率。
在 FPGA 中，可以通过硬件逻辑来实现这一过程，从而实现高速的频率计算。
1.2 FPGA 的优势FPGA 作为一种可编程逻辑器件，具有并行处理能力强、时钟频率高、资源丰富等优点。
这些特点使得 FPGA 在数字频率计的实现中具有天然的优势，能够实现高速、精确的频率测量。
1.3 设计方案在设计数字频率计时，可以采用过采样的方法，即对输入信号进行过取样，得到更高精度的测量结果。
还可以结合 PLL 锁相环等技术，对输入信号进行同步、滤波处理，提高频率测量的准确性和稳定性。
二、硬件实现2.1 信号采集在 FPGA 中，通常采用外部 ADC 转换芯片来对输入信号进行模数转换。
通过合理的采样率和分辨率设置，可以保证对输入信号进行精确的数字化处理。
2.2 计数器设计频率计最关键的部分就是计数器的设计。
在 FPGA 中，可以利用计数器模块对输入信号进行计数，并将计数结果送入逻辑单元进行进一步的处理。
2.3 频率计算通过对计数结果进行适当的处理和归一化，可以得到最终的信号频率。
在这一过程中，需要注意处理溢出、误差校正等问题，以保证频率测量的准确性和稳定性。
三、软件调试3.1 FPGA 开发环境在进行基于 FPGA 的数字频率计设计时，可以选择常见的开发工具，例如 Xilinx Vivado 或 Quartus II 等。
基于FPGA的数字频率计设计
摘 要本文运用EDA 技术和PFGA 技术设计基于FPGA 的自适应数字频率计系统。
EDA 技术是现代电子设计技术的核心潮流，FPGA 的发展对EDA 技术起到了巨大的推动作用。
运用HDL 语言，借助 EDA 开发工具，在FPGA 上实现一个复杂系统的硬件电路功能具有设计灵活、高效、成本低、开发周期短的特点。
文中首先概述EDA 技术，硬件描述语言VHDL, FPGA 技术及EDA 开发工具Quartus II ，然后在几种常用的数字频率计的测量方法中选定直接测频法作为设计算法原理，并根据直接测频法原理建立数字频率计的系统结构框图。
接下来自顶向下把数字频率计分成若干个功能模块，对每一个模块用 VHDL 语言描述并用 Quartus II 仿真，确定其功能正确实现后，再将各个模块级联起来构成数字频率计顶层电路，并对整个系统的进行仿真。
最后在实验箱上对整个系统进行硬件测试。
测试结果表明该数字频率计的功能得到实现，并且各项功能指标符合设计要求。
关键词：数字频率计 直接测频法 VHDL FPGA 基于FPGA 的自适应数字频率计的设计基于FPGA 的自适应数字频率计设计 Design of Adaptive Digital Frequency MeterBased on FPGAAbstractIn this paper,a digital frequency meter based on FPGA is designed by using EDA technology.EDA technology is the core of modern electronic technology,The development of FPGA has played a tremendous role in promoting the development of EDA technology.By using HDL and EDA development tools, a complex hardware system on FPGA can be designed with characteristics of design flexibility, high efficiency,low cost and short development cycle.In this paper,an overview of EDA technology, hardware description language VHDL,FPGA technology and EDA development tools Quartus II is firstly given,then in several commonly used digital frequency meter measuring method,direct frequency measurement method is selected as the design algorithm.A system block diagram of the digital frequency meter is established based on the principle of direct measurement.The digital frequency meter is divided into several functional modules according to top-down method.Each module is described by VHDL and simulated by Quartus II.After determining its function correctly implemented,each module is connected together to form a digital frequency meter top-level circuit,then the whole system is simulated. Finally,the entire system is tested on the experimental development board.The test results show that the functions of digital frequency meter are realized,and the function parameters meet the design requirements.Key Words: digital frequency meter direct frequency measurement method VHDL FPGA目录第1章绪论 (1)1.1 课题研究的目的及意义 (1)1.2 研究内容及方法 (2)第2章EDA与FPGA概述 (3)2.1 EDA技术概述 (3)2.2 FPGA概述 (4)2.3 基于EDA软件的FPGA开发流程 (4)第3章VHDL与QuartusⅡ概述 (6)3.1 VHDL语言 (6)3.2 Quartus II软件平台 (6)第4章系统设计及组成原理 (8)4.1 基于FPGA的数字频率计的设计算法原理 (8)4.2 基于FPGA的数字频率计的系统组成原理 (9)第5章系统的实现及仿真 (11)5.1 信号放大整形电路 (11)5.2 数码管显示 (13)5.2 FPGA功能模块 (13)5.3.1 测频控制信号发生器control (17)5.3.2 数控偶数倍分频器DVF (18)5.3.3 BCD码加法计数器cnt28 (19)5.3.4 数据锁存器lock28 (20)5.3.5 自适应器zishiying (21)5.3.6 数码管扫描译码模块led_scan (24)5.3.7 分频比重置器value (27)5.4 数字频率计系统仿真 (28)第6章系统硬件测试 (30)6.1 引脚锁定 (30)6.2 编程下载 (31)6.3 测试结果 (32)第7章结束语 (33)参考文献 (34)附录A 外文资料翻译 (36)A.1 外文资料 (36)A.2 中文翻译 (41)附录B 其余程序 (45)B.1 数控偶数倍分频器DVF (45)B.2 BCD码计数器cnt28 (46)B.3 28位锁存器lock28 (47)B.4分频比置数器value (48)第1章绪论1.1 课题研究的目的及意义现代电子设计技术的核心已趋向基于计算机的电子设计自动化技术，即EDA(Electronic Design Automation)技术。
基于fpga的数字频率计设计
基于FPGA的数字频率计设计随着科学技术的不断进步，数字电子技术在各个领域都得到了广泛的应用。
其中，FPGA（现场可编程门阵列）作为一种灵活、可编程、可重构的数字电路设备，具有较高的性能和灵活性，被广泛应用于数字信号处理、通信、图像处理等各个领域。
本篇文章将介绍基于FPGA的数字频率计设计。
一、概述数字频率计是一种用于测量信号频率的设备，可以方便快速地获取信号的频率信息。
传统的数字频率计通常采用微处理器或专用集成电路来实现，但是这些方案在某些应用场景下存在着局限性。
使用FPGA来设计数字频率计，既可以充分利用FPGA的灵活性和并行性，又可以实现高性能和低功耗的设计。
二、基于FPGA的数字频率计设计原理基于FPGA的数字频率计主要通过计数器和时钟信号来实现。
其设计原理可以分为以下几个步骤：1. 时钟信号同步：通过FPGA内部的PLL（锁相环）模块，可以实现时钟信号的同步和稳定。
2. 信号输入：将待测信号输入FPGA，可以通过外部接口或模拟输入模块实现。
3. 计数器设计：利用FPGA内部的计数器模块，对输入信号进行计数，从而获取信号的频率信息。
4. 频率计算：根据计数器的计数值和时钟信号的周期，可以计算出输入信号的频率信息。
三、基于FPGA的数字频率计设计实现基于上述原理，可以利用FPGA内部的逻辑资源，设计出一个高性能的数字频率计。
具体实现步骤如下：1. 确定输入信号的接口：选择适合的输入接口，可以是数字信号接口、模拟信号接口或者通用IO口。
2. 设计计数器模块：根据待测信号的频率范围和精度要求，设计合适的计数器模块，可以结合FPGA的时钟管理模块实现高精度计数。
3. 编写频率计算算法：根据计数器得到的计数值和时钟信号的周期，设计频率计算算法，可以采用移位运算、累加运算等实现高效的频率计算。
4. 实现显示与输出：设计合适的显示模块和输出接口，将测得的频率信息在显示屏或者外部设备上进行输出。
四、基于FPGA的数字频率计设计应用基于FPGA的数字频率计设计可以广泛应用于各种领域，如通信、测控、仪器仪表等。
基于fpga的数字频率计的设计
基于fpga的数字频率计的设计下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!基于FPGA的数字频率计的设计摘要本文介绍了一种基于FPGA的数字频率计的设计方法。
毕业设计(论文)-基于FPGA的数字频率计的设计
摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。
数字频率计是数字电路中的典型应用，是电子测量与仪表技术最基础的电子仪器之一，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
与传统的频率计相比，数字频率计具有精度高、测量范围大、可靠性好等优点。
是频率测量的重要手段之一。
该论文研究基于FPGA的数字频率计的设计，在QuartusII环境中，运用VHDL语言完成数字频率计的设计，并对设计进行综合、编译、仿真。
通过仿真分析，证明该频率计测量结果的正确性。
本文的主要介绍了数字频率计的基本内容和重要性，并对数字频率计的国内外研究现状进行了总结；数字频率计设计开发环境，并对FPGA、QuartusII、VHDL进行了详细介绍对开发流程详细说明；根据实际需要对数字频率计设计方法、方案进行了可行性比较，并对其实现的功能进行了具体要求，对设计模块进行了划分，并定义了每个模块所实现的功能；用VHDL语言编程，具体实现频率计各个模块的功能, 对数字频率计仿真并验证其功能。
关键词: FPGA；QuartusII；VHDL；频率计AbstractIn electronics,frequency is one of the most basic parameters.And it have a close relationship with many measurement program of electrical parameters and measurement results, so the measurement of frequency is very important.Digital frequency meter is a typical applications in digital circuit,and one of the most basic electronic devices in electronic measurement and instrumentation technology.Digital frequency meter is an indispensable measuring instruments for scientific research and production as computers, communications equipment, audio, video. Compared with the conventional frequency counter,digital frequency meter have a high accuracy, measurement range and a good reliability. It is one of important measure for frequency measurement:The thesis research in design of digital frequency meter,FPGA-based. VHDL language is used to complete the design of digital frequency meter in QuartusII,and completed thesis with composited, compiled, simulated. Through simulation and analysis, The results show that the accuracy of measure for the frequency. This article mainly introduces the importance and basic content of digital frequency meter, and current research is summarized .the main tasks and content of this design are summarized.Design and development environment of digital frequency meter are introduced.FPGA, QuartusII and VHDL are described in detail.According to the actual needs of the digital frequency meter, design method and design program are compared to achieve the functions of their specific requirements, and defines the functions of each module to achieve the function.Keywords : FPGA，QuartusII ，VHDL，digital frequency met目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景与意义 (1)1.2 课题目的 (1)1.3 技术指标 (1)第2章FPGA开发相关知识简介 (3)2.1 FPGA的介绍 (3)2.2 FPGA开发环境 (4)软件开发环境——Quartus II的介绍 (4)软件仿真环境——Modelsim的介绍 (5)2.3 硬件描述语言——Verilog HDL (6)2.4 FPGA开发流程 (8)本章小结 (11)第3章频率计的设计方案 (12)3.1 系统的总体设计 (12)3.1.1 设计思路 (12)频率计的基本原理 (12)3.2 数字频率计原理方框图 (13)本章小结 (13)第4章频率计的实现 (14)4.1 时钟信号分频模块的设计 (14)4.2 测频控制信号发生模块的设计 (15)4.3 十进制计数模块的设计 (16)4.4 八位十进制计数模块的设计 (18)4.5 三十二位锁存器模块的设计 (20)4.6 顶层模块的设计 (20)本章小结 (23)结论 (24)致谢 (25)参考文献 (26)附录1 译文 (27)附录2 英文参考资料 (30)第1章绪论1.1 课题背景与意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，频率的测量就显得尤为重要，而频率计的研究工作更具有重大的科研意义。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
abkl °zIJ kl n N »¼¡¢ +,- 0Nª«: Nª «´µ¦ÐÑ0ÎÏÒÓÔN:NIJO °PIJkl®¯ÕÖ:´µY)¦×0ØÂÙÕ ÖÚÛºjN0½¾Ü¡¢:PQ»¼:ÝN ÆÇÒ¡¢Y)0ÞC nejß#67n²Nà¦á â067C ãäå /// ÖIঠ0æçèéêàC ëß#67K·ìÏ:n :Dt¯íKîï¯í:ðñ:ò XϤ¥ ( 0¦¢C ¥óXKôÏ:õö Y)g:Y)#WôÏ0Y)~K·ìÏ0Y )C
!"#$%&’(")*+,- ’+-+*&. /01$12*23 4&)2’ $, 567!
4,76 8P)QGM-PDO ,9 :?QGMRD)QGO ,9 ,EM(?QG Ç 8SP??@ ?T %UI?H)ID?QOVUP)Q 9QDWEB(DIJ ?T .ESPQ?@?GJOVUP)Q C02232O4PDQ)È !8)*3&/*9 .PD( X)XEB DQIB?FUSEF ) YDQF ?T FE(DGQ ?T SJH?HEIEB ZPDSP *)(EF ?Q "#$% Ç "DE@F #B?GB)HH)*@E $)IE %BB)JÈ )QF ,)BFZ)BE KE(SBDXID?Q <)QGU)GEA 5I )@(? DQIB?FUSEF IPE IPE?BJ )QF IPE HEIP?F ?T IPE HE)(UBE ?T IPE TBERUEQSJA .PE (J(IEH )F?XIEF "#$% )QF (DHX@E XEBDXPEB)@@J SDBSUDI I? H)YE IPE FE(DGQ (DHX@E )QF E)(J I? U(EA .PE (J(IEH P)( SP)B)SIEBD(IDS( ?T (H)@@ *USY[ PDGP BE@D)*D@DIJ! T@\D*@E )QF IPE S?(I D( @?Z I??A %I IPE ()HE IDHE IPE (J(IEH S)Q *E UXF)IEF E)(D@JA :20 ;$3<)= KDGDI)@ SJH?HEIEBN "#$%N "BERUEQSJN 7K%N >,K<
" 00 #" 1 ³ 1223 $ 0 %
2&@’78 4,56% +7%89:7+76. .74,6;<;$=
>?@A00 6?A1 +)BA1223
基于 "#$% 自适应数字频率计的设计
陈尚志 ! 胡荣强 ! 胡合松
Ç ()N*+,-U\,.O/0 () C02232È
摘 要 !12Lf[ "#$% Ç "DE@F #B?GB)HH)*@E $)IE %BB)JÈ]34OG 567 }89 >,K< ?mn3455:
&’&
数字频率的测频原理和方法
&
数字频率测量原理和方法及本系统硬件 框架
mn34561mn ¡@
¢£34?Lf@A¤¥^ ¦<§=[@A¨© ªSªS«¬ª®¯¢£?34^ °=[ @A¦±?²³^ mn345!@A´µMNAP QRSTU34-¶D·¸¹º01^
收稿日期 !122LM2OM23 $ 收到修改稿日期 !122LM2NM1O 作 者 简 介 ! OPQ Ç &N3]MÈOR OSTUV9O WXYZÝO[
3/(@ 3X!::=Y #X[::=Y RWQJWQ
/0(’< (B2 12; #X"::=Y 3(@B(B2 (B2X"::=Y
/0(’S
/0(’!
X!
bQ7Z[\]X
$%&’()%&*+,-./012345&6 789:;2<&=>?8@ABCD EFG)H IJKL/M #$%&’$( ! ) )*+, NOBCPQ RSJKTUVWD X ! LYPQ.Z[\]XD PQ^_‘abcdeFGcdefgcdh ijkcdlmD nopq‘ .(/0 rstuv 10’&2 cd2‘ 12& rs) .3/4 twpq # ixyz .(/0 . {|}2~‘ 10’&2 348+FG2U .(/0 .b wMk& 210’&2 cd. T+7& YPQ{a 5!6666*7e589 66:66;*7e<== !666:6;*7e<> !666> h k & D ‘ 2?1; f g 2 )DD ‘ 3(@0$A . K2‘ 3(@(B2 ) 3/(@ 34 <H <H )DD 9\2\ FJD< cd{ 3(@(B2 FGj RF MNOPMQ <= $DM 7¡pq2-f +LQL +D,G g¢£7 CD+ 9 ¤2>¥BG¦ §\D >17¨©ªc S:<H èépqtu åѦ d « L ¬ E,FG<=H<= æçJK 2 ® )*+, ¯>34 72°>±7²³´J KµV¶2µ·M34
!"#$% !&’() !*+*,-./01 2 ! 3456$%789:;<=>?@A$BC 34@AD6E#@A782FGHFIJ?@ AKLC <>MNA?@AOPQRSTU34-? @AVWXYZ=[Q\]34?@A^ _‘Oa bcdefghiSjklSj34?mn345o pqr<sC ]t0uv$w?xyoz{!|} 34@A?Gz~N?GcoLfG "#$% ?mn345?5u%o z <pu=oBdzSS -^
! !! "! " #
ìíîïð/M EJKL 8+ÐbQ7PQ
<I!
RWQJWQ %2%&A R@’/?0 ,?1%’/?0 3(@0$A )%2$B JVTUS!
12& R@’/?0 ,?1%’/?0 .(/0 R@’/?0 ,?1%’/?0 12; R@’/?0 ,?1%’/?0 )%2$B JVTU! )%2$B JVTU" )%2$B JVTU!
!
基于 *+,- 的系统设计
A
A K
A A (F
A 0ÈÉÏ¥ ¥( NNY)#Y0!ÊË¥
!)( 12- 技术和 3425 语言的特点 12 ÷Døñùúû\uü÷D% &0ýêþôÿ:=0 ! è " e # D $%& ø)ÿ*+ ’67 26890Dô/:]nR ’ ( ¸¹ô, D © -¯:09. å¨ /0¨1å2 -:;<E3:STäå45 ¼ 678 425¹K 9 D = TPQ :; à <=àÍ>?yà5C *+,- @PQA 5BÀ]?yà50½ ÈÉô㸹 C : DI]D¸¹En:F822 G½ HIr êLM¶ JK L ‘ G Bè M :N N DÝò! JKêþ:Oå+-%&PDQÀÃùC 3425 780èMe¼6QRS: @ TUVW D0XYZ[ \] :{ ^_‘Y 0 4 5ªaC òèMbc# (D%&d:ô/HI:^_ef³ !45¼6QS³ $3425 78@4Ègh9i¸¹BÀ³ >3425 78yzjØ:k@lm CåC !)! 系统设计 D ä å E n o p ! q å 0 ?@ABC? r s 0 *51D("E(" t §¨ = u §¨0 vO IJ 9F 9:Y)0#YØÂK (4G!HHH%4GC Ýw
(>!
!"#$%&
!""# ’ $ (
)* +,-#./012345#6789:;< =>?@AB12#./C < %&’ /DEFGHI JK !:5#67LMNK !":O=PQ#.5# 67NRLM0IJ:STUVWX5#670Y ):Z[\#.12]5#670^_‘* %&’ /0 abcdePQGH674f#67ghijGH IJ ! klKf#67LMm20nNoC#.Ii pqrstGHiuv#wf#GH9xIiyz 67{|}~N:<eBv#w0f#67 we :f#670nNRLM0 #.C #.0EFGHIJ4stGHIJ| g: |Qf#670RL MC ()! 系统的硬件框架设计 nabkl *+,- X¡¢£i¤¥ ! ¦¢C kl0ab§¨e *+,-i =,©ª« . (Y)Nª«i¬,R®¯:°PIJk £ l®¯:±²°PIJ³N®¯i´µ°PIJ 0m¶]f#67·¸¹Nº ! »¼¡¢ ª«i]N0½¾¸¹»¼¡¢:¿<nR #Y)0QÀC ÁÂ0]ÃÄ:Å867 n NÆÇ¡¢C 0ÈÉÊËe:f#67ÌnÍÎ
y\]^_‘ìÜXÖabNYZ^
»¼²½O¼¾ ¿ 34ÀÁ6²³Â¢£!ÃÄ ÅÆ Ç &(ÈÉÊ\?ËmC Ì!LÍÅÆÆÎ ! É@ ¸Ïв³Â¢£?ÑÒÊ\Ëm "o Ó´34= , ]Ô#!"$!^ Ç )È^ mn345@34?~NÕÖ= PÖ & ´2®¯×EØ?w16ÔÙÚ@¢£Ê®¯ ¢£o´ÑÒ34- Ú@34 #%^ ÅÆGÛ¢£Ü Ý+ÞÛ?ÅÆ®¯¢£SÌ´²³] &(^ Ó ßàEØ?á⢣ãäÅÆåÛæç- &(^ è ßEØéÞÛꢣàO ëꢣYÅO èßìí! Ú@®¯¢£íèßîY5mïð EØ^ ꢣñòÅèß/óO5m+ôõ5mO e?ª×PÖ & Ç *ȼ ^ é 5m+5¸?®¯ m " 6! & êÅÆÉ?ö5mO ¼[Ú@34 #%" +,-^ _‘Od«fI1?mn34@A÷@ Ç [øù . Èú A Ç [øù + ÈS²³@A û@A Ç [øù +/. È^ + 6!üÍ?èßÅ ÆÉ@AÚ@¢£?®¯ÐmOýþ¸âÚ@ ¢£?34^ . 6í@AÚ@¢£Lв³Å Æ5Å¢£?®¯ÐmOÿ! ýþâÚ@¢£?3