西安交通大学电子线路设计实验报告

合集下载

西安交通大学数字电子技术实验报告

西安交通大学数字电子技术实验报告

西安交通大学数字电子技术实验报告实验三、ISE基础实验预习:(1)安装ISE13.4软件。

(2)按照视频文件“Verilog语言输入法D_Flip_Flop.exe”进行演练。

实验内容和步骤:下载开发板相关器件的Datasheet,了解其性能。

按照P249附录A“FPGA实验预习报告模板”中的内容和步骤,完成D触发器的设计、综合、实现、仿真和下载全过程,熟悉ISE编程环境和用Adept下载编程文件的方法。

1.在G盘用自己的学号建立文件夹,进入用自己学号建立的文件夹后,再建立本次实验的文件夹,及本次实验所建工程的文件夹,文件夹名可以起名为:D_Flip_Flop、My_FirstISE、或Experiment_1、或Test_1,等等。

2.建立工程文件。

3.输入D触发器的Verilog程序。

4.编写D触发器的约束文件。

5.综合、实现及生成编程文件。

6.基于ISim的行为仿真。

7.采用Adept软件下载*.bit 程序到开发板。

8.测试D触发器的逻辑功能。

通过D触发器设计熟悉ISE软件后,自己设计一个门电路,例如与非门,重复以上ISE 软件的使用步骤。

验收:1.按照老师布置的逻辑门电路设计Verilog语言程序、约束文件、下载、仿真。

要能说明任一时刻输入输出的逻辑关系。

2.能够用开发板演示所设计的逻辑功能。

实验程序1.VERILOG工程文件module D_Flip_Flop(input clk,input set,input D,input clr,output reg q //注意:always模块中的输出必须是寄存器型变量);always @(posedge clk or posedge clr or posedge set)beginif(clr) q<=0;else if(set) q<=1;else q<=D;endendmodule2.约束文件NET "clk" LOC ="B8"; //时钟NET "D" LOC ="N3"; //SW7NET "set" LOC ="L3"; //SW1NET "clr" LOC ="P11"; //SW0NET "q" LOC ="G1"; //LD73.仿真文件module test_D_Flip_Flop;// Inputsreg clk;reg set;reg D;reg clr;// Outputswire q;// Instantiate the Unit Under Test (UUT) D_Flip_Flop uut (.clk(clk),.set(set),.D(D),.clr(clr),.q(q));initial begin// Initialize Inputsclk=0;set=1;D=0;clr=0;// Wait 100 ns for global reset to finish #100;// Add stimulus hereEndalways#10clk=~clk;always#12D=~D;always#33clk=~clk;always#42set=~set;endmodule仿真结果:实验四、组合逻辑电路实验Ⅰ(2学时)组合逻辑Ⅰ:(1)使用VERILOG设计一个新的逻辑功能(比如四输入或门、或非门、与或非门等等),并在开发板上验证,比如:进实验室前编写好VERILOG源文件、约束文件和仿真文件(见4.1.2,P101(2))。

西安交通大学电子专题实验实验报告

西安交通大学电子专题实验实验报告

一:实验目的和要求
(1)了解完整的PCB板设计工序及方法;
(2)掌握制作元件原理图库、封装库的方法;
(3)掌握PCB板设计方法及其后处理;
(4)学习并掌握Protel DXP软件平台。

二:实验用仪器和软件环境
(1)微机(最低配置: Pentium 4 CPU, 128M内存);
(2)Protel DXP 2004软件;
(3)Windows XP环境
三:实验设计题目及实现的功能
本实验要求在Protel DXP软件平台上设计AVR单片机开发板电路的PCB板,根据学号分配任务,我要画的是RST、OSC、Power 、JTAG、LED、红外的电路图及对应的PCB板。

Protel DXP允许你从原理图直接运行一个大型电路仿真的阵列,通过仿真,可以显示它的波形。

四:实验步骤及结果
(1)创建一个新项目
(2)创建一个新的原理图图纸
电路图
显示器元件图
(3)设置项目选项
(4)创建一个新的PCB文件。

西安交通大学《数字逻辑电路》课内实验报告

西安交通大学《数字逻辑电路》课内实验报告

西安交通大学电子技术实验报告——智力抢答器的设计班级:姓名:学号:日期:2015年6月30日联系电话:一、实验目的电子技术专题实验是对《数字逻辑电路》课程内容的全面、系统的总结、巩固和提高的一项课程实践活动。

通过智力抢答器的设计与分析实验,加强与巩固学对数字逻辑电路设计的基本方法和技巧的掌握,同时熟悉QuartusⅡ软件及实验室多功能学习机硬件平台,并掌握数字逻辑电路测试的基本方法,训练学生的动手能力和思维方法。

通过本实验,一方面提高学生运用数字逻辑电路解决实际问题的能力,另一方面使学生更深入的理解所学知识,将理论与实际问题相结合,为以后的计算机硬件课程的学习奠定良好的基础。

二、系统设计概要1、项目名称————智力抢答器的设计2、系统设计要求在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者。

同时,还可以设置计分、犯规及奖惩计录等多种功能。

本设计的具体要求是:(1) 设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。

(2) 电路具有第一抢答信号的鉴别和锁存功能。

(3) 设置计分电路。

(4) 设置犯规电路。

三、系统设计方案1、总体概述根据系统设计要求可知,系统的输入信号有:各组的抢答按钮A、B、C、D,系统清零信号CLR,系统时钟信号CLK,计分复位端RST,加分按钮端ADD,计时预置控制端LDN,计时使能端EN,计时预置数据调整按钮TA、TB;系统的输出信号有:四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD,四个组抢答时的计时数码显示控制信号若干,抢答成功组别显示的控制信号若干,各组计分动态显示的控制信号若干。

根据以上的分析,我们可将整个系统分为三个主要模块:抢答鉴别模块QDJB;抢答计时模块JSQ;抢答计分模块JFQ。

对于需显示的信息,需增加或外接译码器YMQ,进行显示译码。

西安交通大学电子线路实验实验报告

西安交通大学电子线路实验实验报告

dat1=dat1+0.1;//步进用阶梯状曲线拟合斜线 tlc5615(400+400*sin(dat1)); Delay_us(5); Key_Init(); key=0xff; key=GetKey(); if(key!=0xff) break;} break; default:break;}}} 实验三: #include <SST89x5x4.H> #include <INTRINS.H> #include <math.h> #define uchar unsigned char #define uint unsigned int Unsigned char code table[10]={0x3f,0x06,0x5b,0x4f,0x66, 0x6d,0x7d,0x07,0x7f,0x6f};//显示段码值 0~9 #include "keyboard.h" #include "pcf.h"//操作总线 #include "LCDshow.h" #include "show.h"
else flag=1;} if(flag==1) {if(dat>0) {dat=dat-20; else flag=0; tlc5615(dat); } Key_Init(); key=0xff; key=GetKey(); if(key!=0xff) break;} break; case 0x04://截断三角波上三角 while(1) {if(flag==0) {if(dat<1020) {dat=dat+20;//步进用阶梯状曲线拟合斜线 if(dat<=800) tlc5615(dat);

电子线路设计测试实验gd

电子线路设计测试实验gd

1、电压跟随器
• 实验电路 • 实验内容

A
vO
+
vI
RL 100Ω
– 输入1kHz正弦波(Vipp= 1V) – 测量输出电压Vopp – 设计实验表格,记录有RL和无RL时的Vo
• 注意:运放的正负电源接法

信号地、电源地、示波器地连通

先做图4.4.12(a)
2、反向比例加、减法电路
100k
课前准备好
实验目的与要求
基本实验原理 实验方法与步骤
预习阶段准备 好实验报告
设计实验表格
组装电路--PCB板设计
课上做实验
装调电路--PCB板安装调试 搭建实验测试平台--测试方法的设计 观察实验现象与结果--仪器使用 记录实验数据与波形--仪器使用
课后整报告
处理实验数据 绘制图表和波形 总结实验结论 思考题 经验与体会
• 交流耦合 • 通过电容隔离直流分量,仅显示交流分量 • 频率很低的信号使用交流耦合可能产生积分效果,导致测量 不准
关心信号的直流分量时必须设置耦合方式为直流耦合。 例如观察正方波、正三角波、整流输出波形时,必须 设置为直流耦合。 通常情况可设置为交流耦合。
示波器使用注意事项
• 屏幕上看到的波形可以调节大小,并不意味着测量的 信号被调大调小
(b) 共阳极LED
注意:与发光二极管一样,需要串限流电阻
集成电路
注意引脚排列,以及正负电源、地的引脚。
注意:缺口向左,先查询引脚排列关系,再确定 各个引脚功能、连线。
26
常用仪器的使用
万用表 稳压电源 波形产生器 示波器 面包板
万用表
只显示4位有效数字,注意测量精度,应以最接近的量程进行测量

电子线路实验报告

电子线路实验报告

电子线路实验报告电子线路实验报告一、实验目的:1.了解运放的基本性质和工作原理,掌握运放的电路连接及其参数的测量方法。

2.认识电位器的基本原理和用途,了解电位器的电路应用,掌握电位器的电流、电压特性和回路等效变换。

二、实验器材:1. DC电源2. 示波器3. 函数信号发生器4. 运放IC5. 电阻、电容、电位器等被测器件三、实验原理:1.运放的基本性质和工作原理运放是电子电路中功能强大、应用广泛的一种电子器件。

它可以将低电平的输入信号变换成高电平的输出信号,并且具有放大、对称、稳定的特点。

2.电位器的基本原理和用途电位器是一种可以调节电阻值的电子元件,通过旋转滑动电荷的位置,改变电阻值。

它在电路中可以用来调节电流、电压等参数。

四、实验步骤:1.运放的基本连接电路及测量运放参数(1)连接运放为非反馈式电路,输入端分别接地。

(2)将函数信号发生器的信号接到运放的正输入端。

(3)连接示波器到运放的输出端,以观察输出波形。

2.电位器的基本测量(1)连接电位器的两端电压表,测量两端电压。

(2)通过旋转电位器的滑动电阻,观察电压变化。

五、实验结果与分析:1.运放的基本性质和工作原理根据实验结果和示波器上的输出波形,可以验证运放具有放大、对称、稳定的特点。

2.电位器的基本测量通过测量电位器的两端电压,可以发现当电位器滑动电阻位置改变时,电压也会随之变化,验证了电位器调节电压的原理。

六、实验总结:通过本次实验,我们深入了解了运放和电位器的基本原理和应用。

通过实际操作,我们掌握了运放的电路连接和参数测量方法,并能正确使用电位器来调节电流、电压等参数。

实验结果也验证了运放具有放大、对称、稳定的特点以及电位器调节电压的原理。

这些知识和技能对我们今后的学习和实践都具有重要意义。

西安交通大学数字逻辑电路实验报告

西安交通大学数字逻辑电路实验报告

电子技术实验报告——交通控制器的分析与设计班级:姓名:学号:日期:2016年6月联系电话:目录一、实验目的 (3)二、项目设计概要 (3)三、系统设计方案 (4)四、测试结果及分析 (9)五、项目总结 (10)六、结束语 (10)七、参考书 (10)一.实验目的数字逻辑电路专题实验是紧紧围绕数字逻辑这门课程进行的一个有实践性特质的课程,主要考察的是对于数字逻辑这门课程中比较重要的知识点的掌握程度和灵活运用程度,也考察了实际操作能力和对于特殊情况和意外情况的处理能力。

通过对于译码器编码器等器件的实际操作和对相应变成软件的实际应用,达到对于这门课程更为深入理解这一目的。

同时,为解决实际生活中的问题有一定的指导意义,也能更好地对实际生活中的一些组合部件有更好地认识。

二.项目设计概要1. 设计实现的目标设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器,具体要求如下:(1) 主、支干道各设有一个绿、黄、红指示灯,两个显示数码管。

(2) 主干道处于常允许通行状态,而支干道有车来才允许通行。

(3) 当主、支道均有车时,两者交替允许通行,主干道每次放行45 s,支干道每次放行25 s,在每次由亮绿灯变成亮红灯的转换过程中,要亮5 s的黄灯作为过渡,并进行减计时显示。

2. 整体设计概述交通控制器拟由单片的CPLD/FPGA来实现,经分析设计要求,拟定整个系统由9个单元电路组成,如图所示。

3. 项目设计特点我们在项目设计过程中采用模块化设计思想,同时用变量的方式来完成计数的设计,用计数器来实现显示这一特点,使得设计变得简单。

三.系统设计方案1. 系统功能模块设计示意图:2. 电路模块设计输入:实验板时钟输出:七段数码管电路模块的设计:(1)交通灯控制器:将题设的要求把电路分为ABCD四个状态,A为主干道为绿灯,B为主干道为黄灯,C为主干道为红灯,D为主干道为红灯,旁道为黄灯。

用特设的一个变量S,完成电路的即使功能,使得电路可以区分45s,25s等时间点,并且通过if语句完成状态之间的改变。

电子线路设计实验报告

电子线路设计实验报告

实验报告实验课程:电子线路设计与测试学生姓名:沈华学号:5503112052专业班级:通信121班(卓越计划)指导老师:王艳庆喻嵘2014 年 4 月 28 日目录实验一:音频功率放大电路设计实验二:信号发生器设计实验三:直流稳压电源设计实验四:温度控制电路设计(实物)实验一、音频功率放大电路设计一、设计任务设计一小功率音频放大电路并进行仿真。

二、设计要求已知条件:电源9±V或12±V;输入音频电压峰值为5mV;8Ω/0.5W扬声器;集成运算放大器(TL084);三极管(9012、9013);二极管(IN4148);电阻、电容若干基本性能指标:Po≥200mW(输出信号基本不失真);负载阻抗R L=8Ω;截止频率f L=300Hz,f=3400HzH扩展性能指标:Po≥1W(功率管自选)三、设计方案音频功率放大电路基本组成框图如下:音频功放组成框图由于话筒的输出信号一般只有5mV左右,通过话音放大器不失真地放大声音信号,其输入阻抗应远大于话筒的输出阻抗;滤波器用来滤除语音频带以外的干扰信号;功率放大器在输出信号失真尽可能小的前提下,给负载R(扬声器)提供一定的输出功率。

L应根据设计要求,合理分配各级电路的增益,功率计算应采用有效值。

基于运放TL084构建话音放大器与宽带滤波器,频率要求详见基本性能指标。

功率放大器可采用使用最广泛的OTL(Output Transformerless)功率放大电路和OCL(Output Capacitorless)功率放大电路,两者均采用甲乙类互补对称电路,这种功放电路在具有较高效率的同时,又兼顾交越失真小,输出波形好,在实际电路中得到了广泛的应用。

对于负载来说,OTL电路和OCL电路都是射极跟随器,且为双向跟随,它们利用射极跟随器的优点——低输出阻抗,提高了功放电路的带负载能力,这也正是输出级所必需的。

由于射极跟随器的电压增益接近且小于1,所以,在OTL电路和OCL电路的输入端必须设有推动级,且为甲类工作状态,要求其能够送出完整的输出电压;又因为射极跟随器的电流增益很大,所以,它的功率增益也很大,这就同时要求推动级能够送出一定的电流。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

电子线路设计
实验报告
姓名:
班级:自动化
学号:
2015/12/10
PROTEL电子线路设计与仿真
一、实验目的
1、了解PROTEL电子线路设计软件的开发过程;
2、熟练使用PROTEL电子线路设计软件,会设计简单、常用的电子线路;
3、熟练掌握建立项目文件、建立原理图文件、绘制原理图、产生网络表、建立PCB
文件、绘制PCB线路图等基本技能;掌握绘制电路原理图的基本操作步骤和设计技
巧,掌握创建原理图元件的方法;理解PCB线路图参数设置的意义,掌握手动、自
动布局和布线的基本方法和设计技巧,掌握创建PCB元件的方法。

二、实验设备及编译环境
计算机一台,Protel DXP集成环境。

三、实验步骤
(1)建立项目文件
File->New design
设置工程名和存储路径后点击OK,进入下图界面。

(2)建立原理图文件
在Documents文件夹下,点击Schematic document创建原理图文件。

(3)绘制原理图
在库下有的元件直接添加到原理图中连线即可;对库中没有的元件需要自行创建,创建步骤如下:
1在Documents文件夹下,点击Schematic Library document创建原理图
库文件(Schematic library document);
2绘制元件边框和引脚,设置引脚名称和编号,然后添加至原理图中。

绘制元件8563 U2如图:
绘制好原理图后点击Tools->ERC检查无错误
绘制好的原理图如下:
最后对每个元件设置一个封装(Footprint):
电容C1,C2 二极管D7,D8
晶振XTXL-1 8253
电池
(4)产生网络表
Design->Create Netlist
点击OK后,即生成了网络表,网络表实际上就是原理图中元件连接关系的一种描述。

(5)建立PCB文件
在Documents文件夹下,点击PCB document创建PCB文件。

Design -> Load Nets
发现四个错误,是由二极管管脚名称不对应引起的,将PCB库中的DIODE0.4选中,点击Edit,将管脚名称A,K分别双击并改为1,2
UpdatePCB,将改动同步更新到库中,重新生成网络表并Load Nets
发现无错误报告,点击Execute将所有元件显示在PCB文件界面上。

将各元件进行合理摆放,尽量避免蓝线交叉。

(6)绘制PCB线路图,将各元件排列好,并连线。

连接好的PCB图如下:
四、实验中遇到的问题及解决方法
在Documents文件夹下,点击PCB document创建PCB文件。

Design -> Load Nets载入列表时报错
发现四个错误,是由二极管管脚名称不对应引起的,将PCB库中的DIODE0.4选
中,点击Edit,将管脚名称A,K分别双击并改为1,2
UpdatePCB,将改动同步更新到库中,重新生成网络表并Load Nets
五、实验心得及建议
本次实验使我学会如何使用PROTEL电子线路设计软件,以及建立项目文件、建立原理图文件、绘制原理图、产生网络表、建立PCB文件、绘制PCB线路图等一系列的操作,掌握了许多绘制电路原理图的操作步骤和设计技巧,在实验的过程中也遇到了许多意想不到的问题和错误,通过观看视频教程解决了一些操作技巧上的问题,原理图和PCB图提示的数十条错误对我的耐性和细心也是一种考验,通过向老师和同学请教,上网查资料等方法逐个将其解决,在这个过程中收获了不少东西,PCB的布线也十分具有技巧性,通过不断地尝试和调整才能使其更加合理。

这次实验也使我接触了许多电子器件,加深了对它们在工程应用及实际生产设计方面的了解。

建议实验室更新一下软件及相应设备,新软件操作更加便捷高效一些。

相关文档
最新文档