实验一半导体材料的缺陷显示及观察
半导体材料实验讲义
6
3）热场的调整 热场的调整是一项重要而细致的工作。一个合理的热场是晶体正常生长，降 低缺陷，提高单晶成品合格率的保证和关键。在单晶炉中影响热场的因素很多， 下面介绍几种调整热场的方法： ⑴ 纵向温度梯度的调整： a. 在有保温盖的系统中，保温盖孔径的大小影响纵向温度梯度大小，加大 保温盖孔径会增大纵向温度梯度。 b. 在有保温盖板的系统中，第一层石墨保温罩降低数十毫米，一般也可以 增加纵向温度梯度。 c. 去掉盖板或降低保温罩的高度，可以增大纵向温度梯度。 d. 在有保温盖的系统中，提高整个保温罩的高度，可明显降低纵向温度梯 度； e. 在无保温盖板的系统中，降低保温罩的高度能增加纵向温度梯度；减少 保温罩的层数亦可增加纵向温度梯度。 f. 改变拉晶过程中的坩埚位置， 可以提高或降低纵向温度梯度， 具体的是升 高埚位提高纵向温度梯度，还是降低埚位提高纵向温度梯度，这要看每个系统而 定，一般的说，升高埚位使纵向温度梯度增加。 在无坩埚随动的单晶炉中，坩埚位置的确定，应注意以下两点： A) 坩埚的最高位置是埚内最高液面必须低于加热器的上开槽处，因为在加
半 导 体 材 料 实 验
目
录
实验一 实验二 实验三 实验四 实验五
直拉法硅单晶制备实验………………………………………1 单色 X 射线衍射法晶体定向………………………………18 金相观察……………………………………………………25 暗室技术……………………………………………………28 付立叶变换红外吸收光谱法测定硅单晶中的氧、碳含量 ………………………………………………………………32
3
少挥发物在籽晶杆上附着。此外还能接住由炉壁顶部脱落下来的挥发物，以保持 熔硅的清洁。但是在开始拉晶时，由于接渣盘距离熔体表面很近，它的表面热反 射会对液面的温度分布有一定的影响。 石墨坩埚：它支持石英坩埚，其结构形状对拉晶时热场分布有重要的影响。
半导体器件的检测与失效分析
半导体器件的检测与失效分析针对半导体器件失效分析主要涉及到了多种实验方法其中包括物理、化学以及金相的试验程序，进而明确器件失效的形式，分析失效的具体过程，从中探寻出导致这一事件原因所在，并设定相应的实施政策。
对此，文章对于半导体器件的失效与检测进行了具体的论述，并提出下面几点有效的检查方法，最终提升半导体元件的可靠性与耐用性。
关键词：半导体器件，检测，失效分析，无损检测，破坏性分析Detection and failure analysis of semiconductor devicesGao Shao-bin1,2, jin Li-hua(1. Shijiazhuang METDA Electronic Technology Limited Corporation,Shijiazhuang 050050, China;2. The 13th Research Institute，CETC, Shijiazhuang 050051, China)The failure analysis of semiconductor devices mainly involves a variety of experimental methods, including physical, chemical and metallographic test procedures, so as to clarify the form of device failure, analyze the specific process of failure, find out the cause of this event, and set the corresponding implementation policy. Inthis regard, the article specifically discusses the failure and detection of semiconductor devices, and puts forward the following effective inspection methods, so as to improve the reliability and durability of semiconductor devices.Key words: Semiconductor devices, testing, failure analysis, nondestructive testing, destructive analysis0引言失效分析技巧主要是探究电子元件产品失效的原理，提升产品可靠性的关键手段。
led显示实验报告
led显示实验报告LED显示实验报告引言：LED（Light Emitting Diode）即发光二极管，是一种能够将电能转化为光能的半导体器件。
由于其低功耗、长寿命和高亮度等优点，LED在各个领域得到广泛应用。
本实验旨在探究LED显示的原理和应用，并通过实验验证LED的工作特性。
一、LED的工作原理LED的工作原理基于半导体材料的光电效应。
当电流通过半导体材料时，电子与空穴结合，释放出能量。
这些能量以光的形式辐射出来，形成可见光。
LED 的发光颜色取决于半导体材料的能带结构，不同的材料会发出不同波长的光。
二、LED的结构和组成LED由多个组件构成，包括P型半导体、N型半导体和发光材料。
P型半导体富含正电荷，N型半导体富含负电荷。
当P型和N型半导体通过电极连接时，形成PN结。
发光材料位于PN结的中心位置，当电流通过PN结时，发光材料受到激发，发出光线。
三、LED的实验装置本实验所用的实验装置包括电源、电阻、LED和万用表。
电源提供电流，电阻用于限制电流的大小，万用表用于测量电流和电压。
四、实验步骤1. 将电源的正极与LED的长脚连接，负极与电阻连接，再将电阻的另一端与LED的短脚连接。
2. 打开电源，调节电阻的阻值，观察LED的亮度变化。
3. 使用万用表测量电流和电压的数值，记录下来。
4. 更换LED的颜色，重复步骤2和3。
五、实验结果与分析通过实验，我们观察到LED的亮度随电流的增大而增大，但当电流过大时，LED会烧坏。
这是因为LED的亮度与电流成正比，但LED的工作电流有一个上限。
当电流超过这个上限时，LED无法散热，导致烧毁。
因此，在实际应用中，需要根据LED的参数选择合适的电流值。
此外，我们还发现LED的亮度与电压无直接关系，LED的工作电压是一个固定值。
当电压低于工作电压时，LED无法正常发光；当电压高于工作电压时，电流会剧增，导致LED烧毁。
因此，合理控制电压的大小也是保证LED正常工作的重要因素。
半导体研发实验报告
一、实验目的1. 了解半导体材料的基本性质和制备方法；2. 掌握半导体器件的基本原理和制备技术；3. 提高半导体器件性能，优化制备工艺；4. 培养团队协作和创新能力。
二、实验原理半导体材料是一种介于导体和绝缘体之间的材料，具有独特的电子特性。
在半导体材料中，电子和空穴的浓度较低，但通过掺杂、能带弯曲、复合等机制，可以实现对电子和空穴的调控，从而实现半导体器件的功能。
本实验主要研究半导体材料的制备和器件制备技术。
实验内容包括：1. 半导体材料的制备：通过化学气相沉积（CVD）或物理气相沉积（PVD）等方法，制备高纯度、高均匀性的半导体薄膜；2. 半导体器件的制备：采用光刻、蚀刻、离子注入、化学气相沉积等方法，制备半导体器件；3. 器件性能测试：通过半导体参数测试仪等设备，测试器件的电学、光学、热学等性能。
三、实验步骤1. 实验一：半导体材料制备（1）选择合适的半导体材料，如硅、锗等；（2）采用CVD或PVD等方法，制备高纯度、高均匀性的半导体薄膜；（3）对薄膜进行表征，如透射电子显微镜（TEM）、X射线衍射（XRD）等。
2. 实验二：半导体器件制备（1）设计器件结构，如PN结、MOS器件等；（2）采用光刻、蚀刻、离子注入、化学气相沉积等方法，制备半导体器件；（3）对器件进行表征，如扫描电子显微镜（SEM）、能谱仪（EDS）等。
3. 实验三：器件性能测试（1）使用半导体参数测试仪等设备，测试器件的电学、光学、热学等性能；（2）分析器件性能，优化制备工艺；（3）撰写实验报告，总结实验结果。
四、实验结果与分析1. 实验一：制备的半导体薄膜具有高纯度、高均匀性，薄膜厚度、掺杂浓度等参数满足器件制备要求。
2. 实验二：制备的半导体器件结构完整，表面光滑，器件性能满足设计要求。
3. 实验三：测试的器件性能良好，电学、光学、热学等参数均达到预期目标。
通过对器件性能的分析，发现以下问题：（1）器件制备过程中，存在一定程度的缺陷，如针孔、台阶等；（2）器件性能受制备工艺、材料等因素影响较大。
半导体封装键合工艺中常见缺陷识别和处理方法
半导体封装键合工艺中常见缺陷识别和处理方法南京信息职业技术学院李荣茂 2012-07-13##############2012-07-13######2#0#12-07-13########,摘要,本文叙述了键合工艺的概念、键合工艺设备的改进和其产生的各种缺陷的类别。
重点研究了键合工艺常见缺陷的类型和其产生的根本原因。
通过对各种缺陷类型的识别，探索其产生的根本原因并找出应对方法，从而增加其合格率。
,关键词,键合工艺缺陷处理方法1.引言 FORCE 大 POWER是比较适宜的 ;(3)断点靠我们需要调节参数，小近随着科技发展的日新月异，电子芯片的使用越来越渗透到各行各中间，通常问题已经不再参数上了，我们应当仔细观察设备平台，是否业，而封装技术也应运而生。
所谓封装技术是一种将集成电路用“”有异物例如一些小的残留碎片遗留在产品的底部造成损伤，如果确认绝缘是这样的情况，及时清理平台残留碎片即可。
的塑料或陶瓷材料打包的技术。
封装对于芯片来说不但必须也是至关 4.2 不规则焊球 Defective ball 重要的，它直接影响到了芯片的质量，而 WIRE BOND作为封装技术中的一个重要的步骤，其过程中产生的晶体缺陷也是不容忽视的。
2.WIRE BOND 键合工艺目前主要的芯片连接技术有三种,分别为引线键合，载带焊和倒装焊，其中前者占键合工艺的 80%以上，在 IC 制造也中得到广泛的应用。
引线键合是半导体封装制程的一站，自晶粒 (Die或 Chip)各电极上，以金线或铝线进行各式打线结合，再牵线至脚架(Lead Frame)的各内脚处续行打线以完成回路，这种两端打线的工作称为 WireB ond。
Wire bond 图 2 不规则焊球在芯片封装厂称为前工序，又叫做金属线键合是将 die 的 PAD飞线连如图 2 所示金线打在芯片上的球并非圆形且球与球的大小厚度还接到外部封装的 BALL 的工序。
不一样，表示同一粒芯片上的球是不规则的，一粒芯片大约有百来粒 3.键合工艺为什么会产生缺陷球，有可能只有一到两粒是产生这样异常的，可对质量的影响确是大打 3.1 键合工艺产生缺陷的原因折扣。
氧化铟晶体点缺陷和光学性质的研究
摘要氧化铟（In2O3）是宽能隙多功能新一代半导体材料，有着广泛的应用前景。
In2O3具有良好的透明导电性，已被应用在太阳能电池、平板显示、防静电膜、发光显示等方面。
In2O3具有良好的气敏性，是一种新型高灵敏度气敏材料，被广泛用于气体传感器。
简而言之，半导体In2O3具有禁带宽度大、饱和电子漂移速度高、介电常数小、击穿电场强度高、强抗辐射能力和良好的化学稳定性等特点，非常适合于制作抗辐射能力强、频率高、功率大、集成度高的电子元件。
利用此特性，In2O3还可以用来制作半导体激光器和发光二极管等，因此In2O3成为国际上研究的热点方向。
实验上对In2O3晶体进行了许多研究，不同方法制备的In2O3晶体在光学性质方面表现出了差异性，归因于制备过程中In2O3晶体中不同浓度的In空位或O空位。
理论上也对In2O3晶体的物理性质进行了研究，但以前的研究大多基于DFT，计算的带隙和实验值差异较大，且对In2O3导晶体的缺陷和透明导电机理的研究还不够透彻。
因此本文用计算机模拟的方法对In2O3晶体的缺陷问题进行了研究，并用最新的G0W0+BSE方法对In2O3的透明导电机理进行了深入研究。
本文主要由六部分组成：In2O3晶体研究背景的介绍（第一章）；计算机模拟的理论基础和软件包介绍（第二章）；In2O3晶体缺陷的研究（第三章）；In2O3晶体不同算法的电子能带的研究（第四章）；对In2O3晶体的光学性质和光吸收机理的研究（第五章）；全文总结（第六章）。
第一章，介绍了In2O3晶体的研究背景，主要包括：晶体的基本性质介绍、晶体的制备方法、晶体的研究现状以及本文研究目的和研究内容。
第二章，介绍了密度泛函理论（DFT）和多体微扰理论（MBPT），简要介绍了本文使用的两款软件VASP和WANNIER90。
第三章，利用VASP软件模拟计算了完整晶体及含点缺陷晶体的能量，对不同外界环境下的点缺陷和缺陷对进行了研究。
第四章，用VASP软件，基于GGA、GGA+U和HSE06三种方法，计算了In2O3晶体的电子结构。
半导体材料的特性实验报告
半导体材料的特性实验报告实验目的：通过对半导体材料进行一系列实验，研究其特性，探索其在电子器件中的潜在应用。
实验材料：1. 硅(Si)片2. 砷化镓(GaAs)片3. 导线4. 电流表5. 电压表6. 热电偶7. 镭射光源8. 实验台实验步骤：实验一：半导体材料的禁带宽度测量1. 将硅片和砷化镓片分别放在实验台上，并连接相应的电路。
2. 打开实验台上的镭射光源，照射到半导体材料上。
3. 通过电压表和电流表测量半导体材料的电流-电压特性曲线，并记录相关数据。
实验二：半导体材料的载流子浓度测量1. 将硅片和砷化镓片置于恒温环境中，并使用热电偶测量温度。
2. 通过电子注入或光照的方式，在半导体材料中产生载流子，并记录相应的电流值。
3. 根据已知的电流-电压特性曲线和温度，计算出载流子的浓度。
实验三：半导体材料的电子迁移率测量1. 将硅片和砷化镓片连接到电流表和电压表，并设置一定的电压。
2. 通过电流值和电压值，计算出半导体材料中的电子迁移率。
实验结果与讨论：实验一：半导体材料的禁带宽度测量结果表明，硅片的禁带宽度为0.7 eV，而砷化镓片的禁带宽度为1.4 eV。
这说明砷化镓具有较高的导电性能，适用于高频高功率电子器件的制造。
实验二：半导体材料的载流子浓度测量结果显示，在相同的条件下，硅片的载流子浓度更低，而砷化镓片的载流子浓度较高。
这与其禁带宽度的差异相符，说明载流子浓度与禁带宽度有一定的关联。
实验三：半导体材料的电子迁移率测量结果表明，硅片的电子迁移率约为1400 cm^2/Vs，而砷化镓片的电子迁移率约为8000 cm^2/Vs。
这说明砷化镓具有较高的电子迁移率，适用于高速电子器件的制造。
实验结论：通过对半导体材料进行多个实验，我们得到了关于硅片和砷化镓片的禁带宽度、载流子浓度和电子迁移率等特性的数据。
这些实验结果为我们进一步探索半导体材料在电子器件中的应用提供了基础。
在未来的研究中，我们可以通过调控半导体材料的特性，以实现更高效、更先进的电子器件的发展。
SiCMOSFET栅氧化层缺陷机理及改善措施
SiCMOSFET栅氧化层缺陷机理及改善措施SiCMOSFET栅氧化层缺陷机理及改善措施一、引言随着半导体技术的不断发展，SiCMOSFET（碳化硅金属 - 氧化物 - 半导体场效应晶体管）在功率电子领域展现出了巨大的应用潜力。
栅氧化层作为SiCMOSFET的关键组成部分，其性能对器件的可靠性和电学特性有着至关重要的影响。
然而，栅氧化层中存在的缺陷会导致一系列问题，如漏电增加、阈值电压漂移等，因此深入研究栅氧化层缺陷机理并探索有效的改善措施具有重要的理论和实际意义。
二、SiCMOSFET栅氧化层缺陷机理（一）氧化层生长过程中的缺陷1. 界面态缺陷在SiC与栅氧化层的界面处，由于原子排列的不连续性和化学键的差异，容易形成界面态。
这些界面态会捕获电子或空穴，影响载流子的传输和器件的电学性能。
在氧化层生长过程中，SiC表面的粗糙度、杂质吸附等因素都会加剧界面态缺陷的形成。
2. 氧化层中的本征缺陷氧化层生长过程中可能会引入本征缺陷，如氧空位和硅间隙原子。
氧空位会导致氧化层中的电荷不平衡，增加漏电通道；硅间隙原子则可能会影响氧化层的晶体结构，降低其绝缘性能。
这些本征缺陷的形成与氧化工艺条件密切相关，如氧化温度、氧化气体流量等。
（二）热应力导致的缺陷1. 热膨胀系数失配SiC和栅氧化层的热膨胀系数存在较大差异。
在器件的工作过程中，温度变化会导致两者之间产生热应力。
这种热应力会使氧化层产生裂纹或变形，从而破坏氧化层的完整性，增加漏电的可能性。
2. 热载流子注入效应高温环境下，器件中的载流子具有较高的能量，可能会注入到栅氧化层中。
这些热载流子会与氧化层中的原子发生碰撞，产生缺陷，如产生新的界面态和晶格损伤。
热载流子注入效应会随着器件工作温度的升高和工作电压的增大而加剧。
（三）电场作用下的缺陷1. 电介质击穿在高电场作用下，栅氧化层可能会发生电介质击穿。
当电场强度超过氧化层的击穿电场时，氧化层中的电子会获得足够的能量，发生雪崩倍增效应，导致氧化层被击穿。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一半导体材料的缺陷显示及观察实验目的1．掌握半导体的缺陷显示技术、金相观察技术；2．了解缺陷显示原理，位错的各晶面上的腐蚀图象的几何特性；3．了解层错和位错的测试方法。
一、实验原理半导体晶体在其生长过程或器件制作过程中都会产生许多晶体结构缺陷，缺陷的存在直接影响着晶体的物理性质及电学性能，晶体缺陷的研究在半导体技术上有着重要的意义。
半导体晶体的缺陷可以分为宏观缺陷和微观缺陷，微观缺陷又分点缺陷、线缺陷和面缺陷。
位错是半导体中的主要缺陷，属于线缺陷；层错是面缺陷。
在晶体中，由于部分原子滑移的结果造成晶格排列的“错乱” ，因而产生位错。
所谓“位错线” ，就是晶体中的滑移区与未滑移区的交界线，但并不是几何学上定义的线，而近乎是有一定宽度的“管道” 。
位错线只能终止在晶体表面或晶粒间界上，不能终止在晶粒内部。
位错的存在意味着晶体的晶格受到破坏，晶体中原子的排列在位错处已失去原有的周期性，其平均能量比其它区域的原子能量大，原子不再是稳定的，所以在位错线附近不仅是高应力区，同时也是杂质的富集区。
因而，位错区就较晶格完整区对化学腐蚀剂的作用灵敏些，也就是说位错区的腐蚀速度大于非位错区的腐蚀速度，这样我们就可以通过腐蚀坑的图象来显示位错。
位错的显示一般都是利用校验过的化学显示腐蚀剂来完成。
腐蚀剂按其用途来分，可分为化学抛光剂与缺陷显示剂，缺陷显示剂就其腐蚀出图样的特点又可分为择优的和非择优的。
位错腐蚀坑的形状与腐蚀表面的晶向有关，与腐蚀剂的成分，腐蚀条件有关，与样品的性质也有关，影响腐蚀的因素相当繁杂，需要实践和熟悉的过程，以硅为例，表1 列出硅中位错在各种界面上的腐蚀图象。
二、位错蚀坑的形状当腐蚀条件为铬酸腐蚀剂时，<100> 晶面上呈正方形蚀坑，<110> 晶面上呈菱形或矩形蚀坑，<111> 晶面上呈正三角形蚀坑。
（见图1 ）。
表 1-1 硅中位错在各种晶面上的腐蚀图象为获得较完整晶体和满足半导体器件的某些要求，通常硅单晶都选择 <111> 方向为生长方向，硅的四个 <111> 晶面围成一正四面体，当在金相 显微镜下观察<111> 晶面的位错蚀坑形态时， 皆呈黑褐色有立体感而规则。
图 1（ a ）是在朝籽晶方向的 <111> 晶面上获得的刃型位错蚀坑形状，呈金 字塔顶式，即正四面体的顶视图形态。
蚀坑<111> 晶面的位错蚀坑<100> 晶面的位错蚀坑 <110> 晶面的位错a )x400 (b) x270 (c) x270图1 硅中位错蚀坑的形状三、位错密度的测定位错的面密度——穿过单位截面积的位错线数；用S 表示S N /SS 为单晶截面积；N 为穿过截面积S 的位错线数。
位错的面密度在金相显微镜下测定，金相显微镜是专门用来研究金属组织结构的光学显微镜。
金相技术在半导体材料和器件的生产工艺中有着极其广泛的应用；它直观、简单，是进行其它研究的基础也是研究晶体缺陷的有力工具。
用金相显微镜来测定位错的面密度，显微镜视场面积应计算得准确，否则将引起不允许的误差。
在实验中金相显微镜配以测微目镜，用刻度精确的石英测微尺来定标，测量视场面积。
视场面积的大小需根据晶体中位错密度的大小来决定，一般位错密度大时，放大倍数也应大些，即视场面积选小些，位错密度小时放大倍数则应小些。
我国国家标准 (GB1554-79 )中规定：位错密度在101个/cm 2以下者，采用1mm 2视场面积，位错密度104个cm 2以上者采用2 mm 2视场面积，并规定取距边缘2mm 2的区域以内的最大密度作为出厂依据，为了粗略反映位错的分布情况还应加测中心点。
四、层错的观察和测量在晶体密堆积结构中正常层序发生破坏的区域被称为堆积层错或堆垛层错，简称层错，层错属于面缺陷。
1、层错的形成图2 画出了面心立方结构中原子分布的不同类型，AA 方向就是<111> 晶向，外延层通常是沿此方向生长的。
从 <111> 方向看去，原子都分布在一系列相互平行的 <111> 面上。
把 这些不同层的原子，分别标成A 、B 、C 。
在晶体的其它部分的原子，都是按照 ABCABC ⋯ ⋯这样的层序重复排列的，直到晶体表面。
如果把这些原子画成立体排列的形式（取 <111> 晶面向上），则每个原 子都和它上面一层最近邻的三个原子组成一正四面体。
完整的晶体， 可认为 是这些正四面体在空间有规则重复的排列所构成的，如图 3 所示。
在实际的外延生长过程中，发现硅原子并不完全按照 ABCABC ⋯⋯ 这 样的层序排列，而可能出现缺陷，层错就是最常见的一种。
所谓层错，就是 在晶体的生长过程中， 某些地方的硅原子， 按层排列的次序发生了混乱。
例 如 ， 相 对 于 正 常 排 列 的 层 序ABCABC ⋯ ⋯ ， 少 了 一 层 ， 成 为 ABCACABC ⋯ ⋯；或者多出一层，成为 ABCACBC⋯⋯.在晶体中某处发生 错乱的排列后，随外延生长，逐渐传播开来，直到晶体的表面，成为区域性 的缺陷。
在外延生长过程中，层 错的形成和传播如图 4 所 示。
假定衬底表面层的原子 是按 A 型排列的， 即按正常 生长层序， 外延生长的第一 层应为 B 型排列。
但由于某 种原因， 使得表面的某一区 域出现反常情况而成 C 型 排列。
即按ABCACABC ⋯ ⋯（抽出 B 层）排列。
它向上发展， 并逐层扩大， 最终沿三个〈 111 〉面发育成为一倒立的四面体（见图5 ）。
这个四面体相当于前述的许多小正四面体堆积起来的。
由于此四面体是 由错配的晶核发育而成的， 因此， 在它与正常生长的晶体的界面两侧，原子是失配的。
也就是说，晶格的完整性在这些界面附近受到破坏，但在层错的内部，晶格仍是完整的。
由错配的晶核为起源的层错，并不一定都能沿三个<111> 面发展到表面，即在表面并不都呈三角形。
在外延生长过程中，形成层错的机理较复杂。
在某些情况下，层错周围的正常生长可能很快，抢先占据了上面的自由空间，因而使得层错不能充分发育。
这表现在层错的腐蚀图形不是完整的三角形，而可能是一条直线，或者为一角，如图6 所示。
以上讨论的是沿<111> 晶向生长的情况，发育完全的层错在<111> 面上的边界是正三角形。
当沿其它晶向生长时，层错的边界线，便是生长面与层错四面体的交线。
在不同的生长面上，层错的边界形状也不相同。
在外延生长时，引起表面某一区域排列反常的原因，主要是由于衬底表面的结构缺陷；衬底面上的外来杂质；或生长过程中出现的晶体内部的局部应力等。
因此，层错一般起始于外延层和衬底的交界面，有时也发生在外延生长过程中。
2、利用层错三角形计算外延层的厚度利用化学腐蚀的方法可以显示缺陷图形，虽然有的层错是从外延层中间开始发生的，但多数从衬底与外延层界面上开始出现，因此缺陷图形与外延层厚度之间有一简单关系。
利用这种关系通过测定缺陷图形的几何尺寸，便可计算出外延层厚度。
不同晶向的衬底，沿倾斜的<111> 面发展起来的层错终止在晶片表面的图形也各不相同。
表2 列出了各种方向上生长外延层时缺陷图形各边长与外延层厚度之间的比例关系，依据比例关系可正确推算出外延层的厚度。
表2 不同晶向层错图形边长（1、2、 3 ）与外层厚度（t ）的关系。
层错法测外延层厚度虽然比较简便，但也存在一些问题，应予以注意。
外延层层错有时不是起源于衬底片与外延层的交界面， 这时缺陷的图形轮廓 就不如从交界面上发生的层错图形大， 在选定某一图形作测量之前， 应在显 微镜下扫描整个外延片面积，然后选定最大者进行测量。
五、实验设备和器材：（ 1） 金相显微镜二台（其中一台配有电子目镜） （ 2） 各种半导体晶体样品，盖玻片，镊子； （ 3） 格值 0.01mm 石英标尺一片； （ 4 ） 计算机一台。
六、实验步骤：1 ． 把样品抛光的一面朝下放在显微镜上， 用带电子目镜的显微镜观察 硅 [111] 晶面刃型位错蚀坑图形（应为正三角形，有立体感） ，（操作方法见 附 2 ），保存图形文件，打印输出，附在实验报告中。
2 ． 取下电子目镜，换上普通目镜，测量位错密度N/S ，N 为显3 ． 在有电子目镜的显微镜上观察层错三角形：硅<111> 晶面的层错蚀坑图形为正三角形，或不完整的正三角形（ 60 0夹角或一条直线） ，当层 错重叠时会出现平行线。
层错三角形无立体感。
保存该图像文件， 并打印输 出，附在实验报告中。
4 ． 利用层错三角形推算硅外延层厚度：硅 [111] 晶面层错三角形的边微镜视场内的位错蚀坑个数，目镜 物镜S 为视场面积，视场直径校正如下：视场直径10X 10Xф 1.8mm10X40X ф 0.44mm长 L 与硅外延层厚度 t 有关系： t=0.816L 。
为了用显微镜测量层错三角形的边长 L ，必须先用石英标尺对显微镜视场进行刻度校正， 校正方法如下： 将石英标尺有刻度的一面朝下放在显微镜 上，调节显微镜使在视场中清晰的观察到石英标尺中心圆环内的刻度线， 然 后测量出两条刻度线之间的距离的读数值x （注意：显示屏上的读数并非实际尺寸），该读数对应的实际尺寸是 0.01mm ，记下这一校正比例关系。
在测量出层错三角形边长的读数值 y 后，利用校正比例关系求出层错三 角形的边长L=0.01y/x 。
附 1 ：硅单晶 [111] 面的位错显示 实验设备和器材：（1） 4X 型金相显微镜 1 台 （2） MCV-15 测微目镜一架 （3） [111] 面硅单晶片 （4）300#600#302#303 #金刚砂（5）化学腐蚀间：设施：通风柜、冷热去离子水装置；（ 6）化学试剂：硝酸、氢氟酸、三氧化铬、酒精、丙酮、甲苯等； （7）器皿：量筒、烧杯、氟塑料杯、塑料腐槽、镊子等。
实验步骤：（ 1）样品准备：取 [111] 面硅片。
用 300#600 #302 #303 #金刚砂依次 细磨，去离子水冲洗煮沸清洗干净。
（2）抛光：打开通风柜，准备好所需化学试剂。
抛光液配比： HF （42%）：HNO 3（65% ） =1 ： 2.5 。
配制好抛光液倒入氟塑料杯中， 将清洗干净的硅片用镊子轻轻夹入抛光 液中， 密切注意表面变化， 操作时注意样品应始终淹没在抛光液中， 同时应 当不停地搅拌以改进抛光均匀性， 待硅片表面光亮如镜， 则抛光毕， 迅速将 硅片夹入预先准备好的去离子水杯中， 再用流动的去离子水冲洗， 在抛光过 程中，蚀速对温度异常敏感。
一般说来在温度18 ℃~25 ℃的范围，抛光时间约为 1.5~4 分钟。