后端基本概念
后端开发基础知识
后端开发基础知识后端开发是指构建和维护网站、应用程序和服务器的技术。
它涵盖了很多不同的方面，包括数据库管理、服务器端编程语言、API设计等等。
在本文中，我们将介绍一些后端开发的基础知识。
一、数据库管理数据库是后端开发的重要组成部分。
它用于存储和管理数据，以供应用程序使用。
常见的数据库管理系统有MySQL、PostgreSQL和MongoDB等。
在使用数据库时，开发人员需要了解数据表的创建、查询、更新和删除等基本操作，以及如何优化数据库性能。
二、服务器端编程语言服务器端编程语言负责处理用户请求并生成响应。
常见的服务器端编程语言有Java、Python、Ruby和Node.js等。
开发人员需要了解编程语言的语法和特性，熟悉面向对象编程、异常处理和并发编程等概念。
三、API设计API（Application Programming Interface）是不同软件之间交互的接口。
在后端开发中，API通常用于与前端应用程序或移动应用程序进行通信。
良好设计的API具有清晰的接口规范、易于理解和使用。
开发人员需要了解RESTful API的设计原则，包括URL命名、HTTP方法和错误处理等。
四、安全性在后端开发过程中，安全性至关重要。
开发人员需要采取措施来保护用户数据和系统安全。
常见的安全性措施包括密码哈希、数据加密、跨站点请求伪造（CSRF）和跨站点脚本（XSS）攻击防御等。
五、性能优化性能优化是后端开发的一项重要任务。
开发人员需要定位和消除应用程序中的性能瓶颈，以提高响应速度和吞吐量。
性能优化方法包括缓存技术、数据库查询优化和并发处理等。
六、版本控制在后端开发中，版本控制工具用于管理代码的变更和版本。
常见的版本控制工具有Git和SVN等。
开发人员需要了解基本的版本控制概念，包括代码提交、分支管理和合并等。
七、部署和运维后端应用程序需要部署到服务器上并进行运维。
开发人员需要了解服务器环境的配置和管理，以及应用程序的部署和监控。
后端开发入门学习构建后台服务器和处理数据的技术
后端开发入门学习构建后台服务器和处理数据的技术后端开发是指构建应用程序的服务器端部分，它负责处理客户端发送过来的请求，并向客户端返回响应数据。
在当今互联网高度发达的时代，后端开发的需求越来越大。
本文将介绍后端开发的基本概念和一些常用的技术。
一、后端开发的基本概念1. 服务器服务器是指运行在网络上的特定设备，可以响应客户端的请求，并向客户端发送响应数据。
服务器通常由硬件和软件两部分组成，硬件负责存储和处理数据，而软件负责管理服务器的运行和提供各种功能。
2. 后台后台是指服务器端的程序，它负责接收客户端发送过来的请求，并根据请求的内容进行相应的处理。
后台可以连接数据库、调用其他服务，实现复杂的业务逻辑，并将处理结果返回给客户端。
3. APIAPI（Application Programming Interface）是一组定义了请求和响应的规范，它规定了客户端和服务器之间的通信格式和数据类型。
通过使用API，客户端可以向服务器发起请求，并获取服务器返回的数据。
二、后端开发的技术1. 服务器端语言服务器端语言是指在服务器上执行的编程语言，它可以用来开发后台程序。
目前比较常用的服务器端语言有Java、Python、Node.js等。
每种语言都有自己的特点和优势，可以根据具体的需求选择适合的语言。
2. 数据库数据库是指用来存储和管理数据的集合，它能够提供高效的数据存取和管理功能。
常用的数据库有关系型数据库（如MySQL、Oracle）和非关系型数据库（如MongoDB、Redis）。
选择合适的数据库取决于应用的性能要求和数据结构的复杂程度。
3. 框架框架是指一种半成品的软件，它提供了一系列的功能和工具，用于简化后端开发的过程。
常用的后端开发框架有Spring Boot（Java）、Django（Python）、Express.js（Node.js）等。
使用框架可以大大提高开发效率，减少代码量。
4. RESTful APIRESTful API是一种基于HTTP协议的API设计风格，它将URL作为资源的唯一标识符，并通过HTTP方法（如GET、POST、PUT、DELETE）进行操作。
后端开发基础知识
后端开发基础知识第一章：后端开发介绍后端开发是指构建和维护服务器端应用程序以实现业务逻辑和数据存储的过程。
它主要处理和管理数据，在服务器端与数据库和前端进行交互。
后端开发需要使用多种技术和工具，包括编程语言、数据库、服务器和网络等。
本章将介绍后端开发的基本概念和流程。
第二章：编程语言后端开发中最常用的编程语言包括Java、C#、Python、PHP、Ruby等。
每种编程语言都有其特定的优点和用途。
Java是一种面向对象的语言，具有良好的跨平台性和可扩展性，适合构建大型企业级应用。
C#是微软开发的一种语言，广泛用于Windows平台的开发。
Python是一种简单易学的语言，适用于快速开发原型和小型应用。
PHP是一种专门用于Web开发的语言，简单易学且与HTML语法相似。
Ruby是一种优雅而简洁的语言，以简化开发流程而闻名。
第三章：数据库数据库用于存储和管理应用程序的数据。
常见的关系型数据库有MySQL、Oracle、SQL Server，非关系型数据库有MongoDB、Redis、Cassandra等。
关系型数据库基于表格结构，相对严格且适合处理结构化数据。
非关系型数据库则以键值对或文档格式存储数据，适用于处理半结构化或非结构化数据。
选择适合的数据库取决于应用程序的需求和性能要求。
第四章：服务器服务器是后端开发的核心组件之一，它提供了基础设施来运行和托管应用程序。
常用的服务器操作系统有Linux、Windows Server等，常用的服务器软件有Apache、Nginx等。
服务器还需要配置和管理网络、安全和存储等方面。
后端开发人员需要熟悉服务器的基本概念和操作，以确保应用程序的可靠性和性能。
第五章：网络网络是后端开发中不可或缺的一部分，它负责将服务器和客户端连接起来，并传输数据。
后端开发人员需要了解网络协议、网络安全和网络性能优化等方面的知识。
常见的网络协议有HTTP、TCP/IP、WebSocket等。
后端的基本名称解释+集成电路缩写词
TNS ：total negative slackWNS : worst negative slack : 最差的timing 值Multi Vt：采用多阈值的库，主要降低static power 。
MVS：Multi Voltage Supply，多电压设计。
DVFS ：Dynamic Voltage Frequence Scale ，动态电压频率缩放。
AVS：Adaptive Voltage Scale ，自适应电压缩放。
decouple capacitor 去耦电容LPP(low-power placement)GLPO(gate-level dynamic power optimization)门级动态电源优化EM (electromigration)电迁移EDA tools EDA工具软件flip chip 倒装芯片gate level netlist 门级网表place 布局deep sub-micron 深亚微米route 布线flat flow 扁平流程group 分组hierarchy flow 分层次流程region 分区timing constrain 时序约束power ring 电源环timing analysis 时序分析row 行通道net 线，连线Congestion 拥塞pin 引脚timing engine 时序引擎cell 单元scan chain 扫描链PAD 基座clock tree 时钟树Buffer 缓冲器buffer tree 缓冲器树fill cell 填充单元tap cell （welltap cell）阱连接单元：防止闩锁效应的clock insertion delay 时钟树延迟megacell 兆单元(巨集)clock skew 时钟偏移standard cell 标准单元transition time 传递时间ECO 工程变更要求tap out (Sign off) 交付（签收）scan chain 扫描链setup/hold time violation建立/维持时序冲突top level 最顶层layer 金属(布线)层script 脚本BIST(Built-in self-test) 内建自测DFT 可测试性设计rail 轨道corner 工作条件MCMM（multi-corner multi-mode）多个工作条件（corner）和多种工作模式（mode）集成电路缩写集合ICIntegrated Circuit 缩写，集成电路ICDSIC Design Service 缩写，芯片设计服务IPIntellectual Property 缩写, 知识产权，在芯片设计中指对某种设计技术的专利SoCSystem on Chip缩写, 指单芯片系统设计，是当今混合信号IC设计的趋势ASICApplication Special Integrated Circuit缩写, 指专用集成电路VLSIVery Large Scal Integrated circuit 缩写, 指超大规模集成电路DSPDigital Signal Processing 缩写, 指数字信号处理RFRadiation Frequency 缩写, 指发射频率，简称射频FPGAField Programmable Gate Array缩写, 指现场可编程门阵列PVphysical verication 物理验证SIsignal integrity 信号完整性CPLDComplex Programmable Logic Device, 即复杂可编程器件。
后端基本概念
为了方便大家尽快找到需要的话题，经icfb版主建议，编辑这个数字后端的FAQ。
如果您是初学者，建议先搜索相关的资料，读读其他人的帖子，一些基本概念在那里都已经讨论过了。
如果您已经有2年以上的实战经验，下面这些雕虫小技就不太值得您去浪费时间了。
先说说作为一个有经验的后端（暫不包括DFT工程师和layout工程师）工程师，需要掌握哪些知识4个级别：1）知道一些基本概念，2）简单地掌握这门技术，3）熟练4）精通半导体工艺--2RTL coding -- 2综合-- 2时序约束-- 3APR -- 3DFT -- 2DRC/LVS -- 3仿真-- 2形式验证-- 2以下是FAQ分类：2楼：时序约束，STA3楼：综合DC/RC4楼：APR （floorplan，place，CTS，route）5楼：验证（LEC，DRC，LVS等）6楼：DFT7楼：低功耗8楼：面试9楼：名词解释时序约束，STA(1) clockQ1.1 什么是同步时钟？时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。
其他的都算异步时钟。
比如，5M，10M是同步2M，3M一般算异步一个时钟，输出到另一个芯片中，转一圈后，以同样的频率返回到自己的芯片，因为无法确定时钟在另一个芯片里面的latency，所以输出的时钟与输入的时钟算异步一个时钟进到2个PLL，就算那2个PLL的输出频率相同，一般也算是异步时钟，除非你de-skewQ1.2 如何处理同步时钟？设计要求严格的公司，就算是同步时钟，数据在同步时钟间传送时，依然要用meta-stability FF，可以set_false_path如果放松要求，不用meta-stability FF，则同步时钟之间是real path，做CTS时，同步时钟要clock tree balance。
注意不同频率的同步时钟的最小时间间隔被用来检查setup如果上升下降沿混用的话，setup的时间间隔就只有半个时钟周期了Q1.3 如何处理异步时钟？很简单，set_false_path注意要from A to B，同时要from B to AQ1.4 如何定义时钟？create_clock 如果指定某个pin/port，就是实时钟，如果没有指定pin和port，就是虚拟时钟巧妙利用waveform选项可以做出不同波形的时钟被定义成时钟的net，在综合时，自动带有ideal network和dont_touch的属性。
数字后端基本概念介绍
数字后端基本概念介绍今天要介绍的数字后端基本概念是boundary cell，也被称为endcap Cell。
Endcap是一种特殊的标准单元。
在后端物理设计中，除了与，非，或等一些常见的标准单元外，还有一些特殊的物理单元(physical cell)，它们通常没有逻辑电路，不存在与netlist 当中，但是对整个芯片的运行，稳定却起着举足轻重的作用。
那endcap cell就是其中一种，它俗称为拐角单元，作用是确保每个nwell都是nwell enclosed，类似一个封闭环。
主要加在row的结尾（两边都要加），以及memory 或者其他block的周围包边，如下图所示：使用方法：命令create_boundary_cells使用前需要指定放在left_boundary，right_boundary，top_boundary，bottom_boundary等cell，可以查询所用工艺库的工艺手册，如下图所示：create_boundary_cells \-left_boundary_cell $left_boundary_cell \-right_boundary_cell $right_boundary_cell \-top_boundary_cells $top_boundary_cells \-bottom_boundary_cells $bottom_boundary_cells \-top_right_outside_corner_cell $top_XXX_cell \-top_left_outside_corner_cell $top_XXX_cell \-bottom_right_outside_corner_cell $bottom_XXX_cell \-bottom_left_outside_corner_cell $bottom_XXX_cell \-bottom_left_inside_corner_cells $bottom_XXX_cells \-bottom_right_inside_corner_cell $bottom_XXX_cell \-top_left_inside_corner_cell $top_XXX_cell \-top_right_inside_corner_cell $top_XXX_cell \-prefix "ENDFILL" \-separator "_"。
后端开发技术详解
后端开发技术详解一、概述后端开发技术是指用于支持应用程序前端界面的应用程序或者服务的技术和工具。
后端技术通常使用服务器端脚本语言来解释和处理数据、逻辑和业务等问题。
常用的后端技术包括Java、Python、PHP、Ruby等。
二、服务器端脚本语言服务器端脚本语言是后端开发技术的核心。
常用的服务器端脚本语言有Java、Python、PHP、Ruby等。
这些语言能够让开发者编写脚本，并在服务器端自动执行这些脚本，完成各种后台任务，如动态网页生成、数据分析、电子商务等。
1. JavaJava是一种跨平台的编程语言，在各种平台上都可以运行。
由于Java的强类型特性和丰富的库，它在企业级应用和大型Web服务等方面具有广泛的应用。
Java通常使用Web容器如Tomcat、Jetty和GlassFish等来托管和运行网页程序。
2. PythonPython是一种易学易用且高效的动态编程语言。
Python具有良好的变量类型标志和对象封装特性，常用于Web开发、爬虫、大型数据分析、机器学习等领域。
Python常用的Web框架包括Flask、Django和Tornado等。
3. PHPPHP是一种流行的Web开发语言，常用于构建动态Web网页。
由于PHP的开发速度快、用途广泛、便捷灵活等特点，PHP的市场占有率一度很高。
PHP常用的Web框架包括Laravel、CodeIgniter和Symfony等。
三、数据库数据库是后端开发技术的另一个重要领域。
数据库用于存储和管理应用程序的数据，同时提供了高效和可靠的数据处理方式。
通常使用的数据库包括关系型数据库和非关系型数据库。
1. 关系型数据库关系型数据库模型使用表格结构来表示和存储数据。
常用的关系型数据库包括MySQL、Oracle和Microsoft SQL Server等。
关系型数据库常使用结构化查询语言(Structured Query Language, SQL) 进行数据处理和查询。
后端开发与架构
后端开发与架构随着互联网的不断发展，人们对网站和应用程序的要求越来越高。
作为网站和应用程序的基础架构，后端开发和架构的重要性日益凸显。
后端开发是指在服务器端开发处理和管理数据、业务逻辑和安全等方面的技术，而后端架构则是指构建这些技术的框架和模式。
在现代互联网应用程序中，后端开发和架构通常被视为设计和构建应用程序的核心。
在进行后端开发和架构之前，我们需要先了解一些基础知识。
首先，我们需要了解一些常用的后端技术。
这些技术包括：1. 数据库：数据库是用于管理应用程序数据的软件。
常用的数据库有MySQL、PostgreSQL和Oracle等。
2. 服务器：服务器是用于运行应用程序的计算机。
常用的服务器有Apache、Nginx等。
3. 编程语言：一些常用的后端编程语言包括Java、Python、PHP和Node.js 等。
了解这些基础知识之后，我们可以开始着手构建后端开发和架构。
在这里，我们将介绍以下几个方面：1. 设计模式：设计模式是对常见问题的解决方案的描述。
在后端开发和架构中，设计模式通常被用于解决安全、可扩展性和可维护性问题。
2. 数据库设计：数据库设计是指确定如何组织和存储数据以满足应用程序的需求。
在进行数据库设计时，我们需要考虑数据的安全性、一致性和可维护性等因素。
3. API设计：API是接口，用于在应用程序之间交换数据。
在进行API设计时，我们需要考虑如何组织API以满足应用程序的需求，并考虑API的安全性、性能和可维护性。
4. 负载均衡和缓存：负载均衡是指将进入应用程序的流量分配到不同的服务器上，从而提高应用程序的性能和可扩展性。
缓存是指将一些数据存储在内存中，以提高应用程序的响应速度和性能。
5. 安全：安全是指保护应用程序和数据免受未经授权访问、攻击和破坏等威胁。
在进行后端开发和架构时，我们需要采取各种措施来保证应用程序和数据的安全。
总的来说，后端开发和架构是构建应用程序的重要组成部分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
为了方便大家尽快找到需要的话题，经icfb版主建议，编辑这个数字后端的FAQ。
如果您是初学者，建议先搜索相关的资料，读读其他人的帖子，一些基本概念在那里都已经讨论过了。
如果您已经有2年以上的实战经验，下面这些雕虫小技就不太值得您去浪费时间了。
先说说作为一个有经验的后端（暫不包括DFT工程师和layout工程师）工程师，需要掌握哪些知识4个级别：1）知道一些基本概念，2）简单地掌握这门技术，3）熟练4）精通半导体工艺--2RTL coding -- 2综合-- 2时序约束-- 3APR -- 3DFT -- 2DRC/LVS -- 3仿真-- 2形式验证-- 2以下是FAQ分类：2楼：时序约束，STA3楼：综合DC/RC4楼：APR （floorplan，place，CTS，route）5楼：验证（LEC，DRC，LVS等）6楼：DFT7楼：低功耗8楼：面试9楼：名词解释时序约束，STA(1) clockQ1.1 什么是同步时钟？时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。
其他的都算异步时钟。
比如，5M，10M是同步2M，3M一般算异步一个时钟，输出到另一个芯片中，转一圈后，以同样的频率返回到自己的芯片，因为无法确定时钟在另一个芯片里面的latency，所以输出的时钟与输入的时钟算异步一个时钟进到2个PLL，就算那2个PLL的输出频率相同，一般也算是异步时钟，除非你de-skewQ1.2 如何处理同步时钟？设计要求严格的公司，就算是同步时钟，数据在同步时钟间传送时，依然要用meta-stability FF，可以set_false_path如果放松要求，不用meta-stability FF，则同步时钟之间是real path，做CTS时，同步时钟要clock tree balance。
注意不同频率的同步时钟的最小时间间隔被用来检查setup如果上升下降沿混用的话，setup的时间间隔就只有半个时钟周期了Q1.3 如何处理异步时钟？很简单，set_false_path注意要from A to B，同时要from B to AQ1.4 如何定义时钟？create_clock 如果指定某个pin/port，就是实时钟，如果没有指定pin和port，就是虚拟时钟巧妙利用waveform选项可以做出不同波形的时钟被定义成时钟的net，在综合时，自动带有ideal network和dont_touch的属性。
但是当它被用作data计算延迟时，ideal net的属性会自动消失时钟会自动穿过逻辑单元，停在时序单元的时钟端，所以用FF产生的分频时钟要再用create_generated_clock定义一次Q1.5 如何处理多选一时钟？在实际应用当中，如果这几个时钟不会同时出现的话，则在定义时钟时，只选择最快频率的就可以了如果是多个时钟同时出现，可以用set_case_analysis选一个，也可以放它们全都过去，但是在MUX后面把它们之间set_false_pathQ1.6 巧妙定义时钟直接在分频FF的Q端定义generated clock时，有时会把分频FF的时序打掉，解决办法是在分频FF的Q端加一个时钟buf，从那个buf的输出端定义generated clock，从而保证分频FF自身的时序完整如果从source clock到generated clock之间有多条路径，你希望PT用指定的一条路径来计算时序的话，可以用set_case_analysis，set_disbale_timing 或者一级一级地定义generated clock来引导PT达到你的要求分频器时序约束问题时序分析中同一时钟的不同路径问题请教如下要求的clock在pt中应该怎么create怎样设set_case或者别的，才能让pt选择同一条clock pathQ1.7 什么时候需要设置latency？latency分为source latency 和network latency 两种。
source latency是源时钟自带的，network latency就是CTS后的clock tree insertion delay。
在综合时，一般不需要latency，除非,已知不同clock带有不同的source latency，并且它们之间有时序要求预知不同clock会有不同的clock tree insertion delay，不想平衡它们，但是要满足他们之间的时序要求做完CTS后，要把network latency去掉请问set_clock_latency 设太大会有什么不好Q1.8 如何设置uncertaintyclock uncertainty分为setup和hold，preCTS和postCTS几种不同的情况一般的处理原则是：preCTS，setup：uncertainty = PLL jitter + 预估的clock skewpreCTS，hold：uncertainty = 预估的clock skewpostCTS，set_propagate_clock [all_clocks]postCTS，setup：uncertainty = PLL jitterpostCTS，hold：uncertainty = 0有时fundry要求hold uncertainty保留一定的量，这时就把那个保留量加到上面的公式中sdc文件中对clk的uncertainty、transition、latency的设置（2）IO端口的约束Q2.1 如何加IO端口的约束？最普通的方法是对输入端，set_input_delay, set_driving_cell （也有用set_input_transition的，但是不多见）对输出端，set_output_delay，set_load对时钟端，set_clock_transitiondc综合时的clock transition应该参考什么设定？set_drive ,set_loadQ2.2 哪些端口不需要约束？静态信号可以set_false_path，比如reset，test_mode，function_mode_select不能真的什么约束都不加Q2.3 什么样的reset信号可以set_false_path？如果在工作时，reset信号有效时，时钟信号不翻转，就可以set_false_path如果reset信号动作时，时钟也有动作的话，就不能set_false_pathQ2.4 像reset那样的high fanout信号需要设定为ideal net吗？如果是false path的话，可以设为ideal net一般不需要设为ideal net，让DC加入buffer tree后，有利于估算功耗和面积Q2.5 如果有一组输出信号，需要他们之间对齐，但是不太在乎有多大的延迟，这时应该如何约束？如果有输出时钟的话，在那个输出时钟端口定义一个generated_clock，其它信号的output_delay都相对于这个generated_clock而定。
只要有max和min，就可以把所有信号卡在一个范围之内如果没有输出时钟的话，用set_output_delay -reference_pinQ2.6 如何计算input和output delay？如果是block的input和output delay，可以预先分配，比如输出端，输入端各1/3，中间的连接1/3block的端口最好都flop-in，flop-out如果是chip IO，要度其他芯片的IO时序和电路板上面的延迟，比较麻烦set_input_delay的时间设置（3）DRVDRV有时也加DRC，与物理检测的DRC不是一个概念DRV包括，set_max_transition 与工艺相关，65nm的话，在0.6ns左右set_max_fanout 与工艺相关，一般在12～20之间set_max_capacitanceset_max_powerset_max_area（4）false path，multicycle pathQ4.1 什么情况下需要set_false_path？异步时钟之间，到meta-stability 的第一个FF路径，静态信号Q4.2 何时会用到multicycle_path？太长的path，不会每个周期都变的信号注意：在RTL中，前端一定要多周期工作一次的功能一般set_multicycle_path -setup <n周期>要同时写set_multicycle_path -hold <n-1周期>（5）wire load modelwire load model是一种简单地根据fanout来估算wire delay的方法，在综合时，一般根据设计的大小选择对应的WLM有时也会用zero wire load model，这时的clock period要相应减小15～25%，或者clock uncertainty增加15～25%set_wire_load_model 两种模式top和enclosed到底有什么区别？更加准确的计算wire delay的方法是DC topo和RC physical，他们在综合时会粗略地做个place，然后根据距离来计算延迟（6）clock gatingQ6.1 如何加clock gating？局部的clock gating在综合时，会自动加进去。
加clock gating后，不但会减小功耗，还会改善时序，因为本来到D端的逻辑，一部分被移到CK端了，简化了D端的逻辑整个block的clock gating，一般直接在RTL里面加，因为DC没有那么聪明Q6.2 需要对clock gating加什么特别的约束吗？如果使用标准库里面的ICG单元，不需要附加任何特别的约束，前后端的工具都认得它如果用latch+and自己搭的clock gating，你要对那个and单元set_disable_clock_gating_check，还要告诉后端，一定把latch和and摆在一起一般只在没有动态切换时钟时，才可以用一个and/or做clock gating，这时也要set_disable_clock_gating_checkclock gating cell约束某个domain的clk通过gating关断重启后，对这个domain做复位有没有必要？（7）case_analysisset_case_analysis可以强制某个node为0/1这个0/1会沿着纯逻辑组合单元向前传送，如果没有特别设定的话，会停在时序单元上注意，只是是向前传，不会向左右2边和向后传举例：如果设在输出端上，那么所有fanin端都会被强制为0/1如果只设在某个输入端上，与之相连的输出端和其他输入端都不受影响（8）ideal net/networkideal_net只作用于这条netideal_network会把这个属性传送下去clock net自动带有ideal net属性其他net，何时需要设定ideal net？见Q2.4（1）综合的注意事项Q1.1 需要fix hold吗？不需要，hold交由后端去做就好了。