系统设计实验报告
智能系统设计实验报告
智能系统设计实验报告一、实验目的本次实验旨在通过设计和实现一个智能系统，来展示学生对于智能系统设计的理解和应用能力。
通过此实验，学生将了解智能系统的基本原理和设计流程，掌握智能系统的设计方法和实现技巧。
二、实验内容1. 确定智能系统的功能和性能要求2. 设计系统结构和模块3. 实现系统功能并进行测试验证4. 分析系统性能并优化改进三、实验步骤1. 确定智能系统的功能和性能要求在实验开始前，首先需要明确智能系统的功能和性能要求。
这包括系统需要实现的具体功能，以及对系统性能的各种指标要求。
2. 设计系统结构和模块根据系统要求，设计系统的整体结构和各个模块之间的关系。
确定各个模块的功能和接口，以及数据传输和处理的方式。
3. 实现系统功能并进行测试验证根据系统设计，编写代码实现系统的各项功能。
在实现过程中，需要进行适时的测试验证，确保系统的各项功能符合要求。
4. 分析系统性能并优化改进完成系统功能实现后，需要对系统性能进行分析评估。
根据评估结果，对系统进行优化改进，提高系统的性能和稳定性。
四、实验结果经过实验设计和实现，我们成功开发了一个智能系统，实现了系统的各项功能和性能要求。
系统能够准确、高效地完成指定任务，并具备良好的稳定性和扩展性。
五、实验总结通过本次实验，我们深入了解了智能系统的设计原理和实现方法，掌握了智能系统设计和开发的基本技能。
同时，我们也发现了在系统设计与实现过程中可能存在的问题和挑战，为今后的智能系统设计与开发提供了宝贵的经验和启示。
总之，本次实验不仅加深了我们对智能系统的理解，也提升了我们的动手能力和解决问题的能力。
希望通过持续的实践和学习，我们能够在智能系统设计领域取得更大的进步和成就。
登录系统设计实验报告(3篇)
第1篇一、实验目的1. 熟悉登录系统的基本原理和设计流程。
2. 掌握使用常见开发工具进行登录系统设计的方法。
3. 提高编程能力和系统设计能力。
二、实验环境1. 操作系统：Windows 102. 开发工具：Java Web Development Kit (JDK) 1.83. 数据库：MySQL 5.74. 开发环境：Eclipse三、实验内容1. 需求分析2. 系统设计3. 系统实现4. 系统测试四、实验步骤1. 需求分析（1）用户需求登录系统应具备以下功能：1）用户注册：允许用户创建账户，输入用户名、密码、邮箱等基本信息。
2）用户登录：允许用户输入用户名和密码，验证用户身份。
3）找回密码：当用户忘记密码时，提供找回密码功能。
4）注销登录：允许用户退出登录状态。
（2）系统需求1）安全性：系统需保证用户数据的安全，防止数据泄露。
2）易用性：系统界面简洁，操作方便，易于用户使用。
3）稳定性：系统需具备良好的稳定性，能够应对高并发访问。
2. 系统设计（1）系统架构登录系统采用B/S（Browser/Server）架构，分为前端和后端两部分。
前端：使用HTML、CSS、JavaScript等技术实现用户界面。
后端：使用Java语言进行开发，结合MySQL数据库存储用户信息。
（2）模块设计1）用户注册模块：实现用户注册功能，包括输入用户名、密码、邮箱等基本信息。
2）用户登录模块：实现用户登录功能，验证用户身份。
3）找回密码模块：实现找回密码功能，允许用户通过邮箱或手机号找回密码。
4）注销登录模块：实现用户注销登录状态。
3. 系统实现（1）前端实现使用HTML、CSS、JavaScript等技术实现登录系统界面，包括注册、登录、找回密码等页面。
（2）后端实现1）使用Java语言实现用户注册、登录、找回密码等业务逻辑。
2）使用JDBC连接MySQL数据库，实现用户信息的存储和查询。
4. 系统测试（1）功能测试1）测试用户注册功能，确保用户可以成功注册账户。
电子系统设计实验报告
实验报告格式要求二.实验目的、任务和要求:本实验要求设计SCI串行接口芯片, 其功能包括串行及并行数据的接收和互相转换。
三.实验系统结构设计分析1.模块划分思想和方法:该芯片需根据功能分为串并转换电路和并串转换电路两部分。
实现串并转换的关键器件就是移位寄存器, 其功能可以使串行输入的数据先寄存到一个位矢量中, 等到一组数据全部输入完毕后再一起处理, 并行输出。
而实现并串转换的关键器件是锁存器, 它可以将并行输入的数据先锁存起来, 再一位一位的转化成串行数据。
计数器在这一芯片中也起到了重要作用, 因为计数器可以产生时间脉冲的分频, 用于配合时间脉冲控制各器件的工作。
2.各模块引脚定义和作用.串并电路:输入: rxd读入数据, clk系统时钟, reset计数器复位端, rd读入控制四进制计数器:C4四分频十进制计数器:Count_10计数分量, C10四十分频（c4的十分频）移位寄存器:Read读入数据, d0～d9并行输出（d0起始端, d1～d8数据端, d9校验位（本实验中不起作用））锁存器：K0～k7数据位状态发生器:RdST读入状态（0为读入, 1为寄存器已满）四.实验代码设计以及分析:1.给出模块层次图;2.按模块完成的代码及注释.USE IEEE.STD_LOGIC_1164.ALL;ENTITY SCI ISPORT(cs,rxd,clk,SCIrd,reset,SCIwr,in7,in6,in5,in4,in3,in2,in1,in0: IN STD_LOGIC;rdFULL,tdEMPTY,c4:buffer std_logic;e7,e6,e5,e4,e3,e2,e1,e0,wxd:OUT STD_LOGIC);END SCI;ARCHITECTURE WORK OF SCI ISSIGNAL wr,rd,read,c10,d9,d8,d7,d6,d5,d4,d3,d2,d1,d0,k7,k6,k5,k4,k3,k2,k1,k0,mid: STD_ULOGIC;SIGNAL wri : STD_LOGIC_vector(7 downto 0);SIGNAL count_10 ,counter_8:std_logic_vector(3 downto 0);BEGINPROCESS(cs)BEGINrd<=cs OR SCIrd;wr<=cs OR SCIwr;END PROCESS;//注释: 片选输入, cs=1时, 串入并出为“写”, 并入串出为“读”；cs=0时, 串入并出为“读”, 并入串出为“写”；PROCESS(rxd)BEGINread<=rxd;END PROCESS;PROCESS(clk)VARIABLE count_4 : STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINIF(clk'EVENT AND clk='1')THENIF(count_4="00")THENcount_4 := "01";c4 <= '1';ELSIF(count_4="01")THENcount_4 := "11";c4 <= '1';ELSIF(count_4="11")THENcount_4 := "10";c4 <= '0';ELSIF(count_4="10")THENcount_4 := "00";c4 <= '0';END IF;END IF;END PROCESS;PROCESS(c4)BEGINIF(c4'EVENT AND c4='1')THENIF(rd='1')THENd0<=read;d1<=d0;d2<=d1;d3<=d2;d4<=d3;d5<=d4;d6<=d5;d7<=d6;d8<=d7;d9<=d8;END IF;END IF;END PROCESS;PROCESS(c4,reset,rd)BEGINIF(reset='0' OR rd='0')THEN count_10<="0000";c10 <= '0';ELSIF(c4'EVENT AND c4='1')THENIF(count_10="0000" AND rxd='1' AND rdFULL='0')THEN count_10 <= "0001";c10 <= '0';ELSIF(count_10="0001")THENcount_10 <= "0010";c10 <= '0';ELSIF(count_10="0010")THENcount_10 <= "0011";c10 <= '0';ELSIF(count_10="0011")THENcount_10 <= "0100";c10 <= '0';ELSIF(count_10="0100")THENcount_10 <= "0101";c10 <= '0';ELSIF(count_10="0101")THENcount_10 <= "0110";c10 <= '0';ELSIF(count_10="0110")THENcount_10 <= "0111";c10 <= '0';ELSIF(count_10="0111")THENcount_10 <= "1000";c10 <= '0';ELSIF(count_10="1000")THENcount_10 <= "1001";c10 <= '0';ELSIF(count_10="1001")THENcount_10 <= "1010";c10 <= '0';ELSIF(count_10="1010")THENcount_10 <= "1011";c10 <= '1'; END IF;END IF;END PROCESS;PROCESS(c10)BEGINIF(c10'EVENT AND c10='1')THENk7<=d8;k6<=d7;k5<=d6;k4<=d5;k3<=d4;k2<=d3;k1<=d2;k0<=d1;END IF;END PROCESS;PROCESS(rd)BEGINIF(rd='0')THENe7<=k7;e6<=k6;e5<=k5;e4<=k4;e3<=k3;e2<=k2;e1<=k1;e0<=k0;END IF;END PROCESS;PROCESS(rd,c10)BEGINIF(rd='0')THEN rdFULL<='0';ELSIF(c10='1')THENrdFULL<='1';ELSE rdFULL<='0';END IF;END PROCESS;process(wr)beginif(wr='0')thenwri(0)<=in0;wri(1)<=in1;wri(2)<=in2;wri(3)<=in3;wri(4)<=in4;wri(5)<=in5;wri(6)<=in6;wri(7)<=in7;end if;end process;process(c4)beginif(c4'event and c4='1')thenif(wr='0')thencounter_8<="0000";elsif(wr='1' and counter_8="0000")then counter_8<="0001"; elsif(counter_8="0001")then counter_8<="0010";elsif(counter_8="0010")then counter_8<="0011";elsif(counter_8="0011")then counter_8<="0100";elsif(counter_8="0100")then counter_8<="0101"; elsif(counter_8="0101")then counter_8<="0110";elsif(counter_8="0110")then counter_8<="0111";elsif(counter_8="0111")then counter_8<="1000";elsif(counter_8="1000")then counter_8<="1001";end if;end if;end process;process(wr,counter_8)beginif(wr='1' and counter_8="1001")thenmid<='1';tdEMPTY<='1';elsif(wr='0')thenmid<='0';tdEMPTY<='0';end if;end process;process(counter_8)beginif(wr='0' or mid='1')thenwxd<='0';elsif(wr='1' and mid='0')thenif(counter_8="0001")thenwxd<=wri(0);elsif(counter_8="0010")thenwxd<=wri(1);elsif(counter_8="0011")thenwxd<=wri(2);elsif(counter_8="0100")thenwxd<=wri(3);elsif(counter_8="0101")thenwxd<=wri(4);elsif(counter_8="0110")thenwxd<=wri(5);elsif(counter_8="0111")thenwxd<=wri(6);elsif(counter_8="1000" )thenwxd<=wri(7);end if;end if;end process;END WORK;五.仿真图(输入输出波形)以及分析:六.实验问题分析和经验总结:在该实验的设计中, 我们发现时序逻辑中最重要的部分就是时间信号对各进程的控制, 因为为了保持各进程在时间上的同步性和正确性, 需要用一个或几个相关联的时间信号来控制各进程。
系统分析与设计实验报告
系统分析与设计实验报告系统分析与设计实验报告一、引言系统分析与设计是软件工程中的重要环节，通过对系统进行全面的分析和设计，可以确保系统的高效运行和稳定性。
本实验旨在通过对一个实际案例的分析和设计，掌握系统分析与设计的基本方法和技巧。
二、案例背景本次实验选择了一个在线购物系统作为案例。
该系统是一个B2C（Business-to-Consumer）电子商务平台，用户可以在该平台上浏览商品、下单购买、支付等操作。
系统还包括商家管理模块、订单管理模块、库存管理模块等。
三、需求分析在进行系统分析与设计之前，首先需要进行需求分析。
通过与用户沟通、调研市场需求等方式，我们得出了以下需求：1. 用户需求用户希望能够方便地浏览商品信息，包括商品图片、价格、描述等。
用户可以通过搜索、分类浏览等方式找到自己需要的商品，并将其加入购物车。
在下单购买时，用户需要填写收货地址、选择支付方式等。
2. 商家需求商家希望能够方便地管理商品信息，包括添加、修改、删除商品等操作。
商家还希望能够查看订单信息、处理退款等。
3. 系统需求系统需要能够处理用户的注册、登录、购买等操作，并保证数据的安全性。
系统还需要具备良好的性能，能够处理大量的并发请求。
四、系统设计在需求分析的基础上，我们进行了系统设计。
设计过程中，我们采用了面向对象的分析与设计方法。
1. 系统结构设计根据需求，我们将系统分为三个主要模块：用户模块、商家模块和管理模块。
用户模块负责处理用户的注册、登录、购买等操作；商家模块负责处理商家的商品管理、订单管理等操作；管理模块负责系统的配置、权限管理等。
2. 数据库设计为了存储系统的数据，我们设计了数据库。
数据库中包括用户表、商品表、订单表等。
通过合理的表结构设计和索引优化，可以提高系统的查询效率。
3. 系统接口设计系统接口设计是系统分析与设计的重要环节。
我们设计了一组清晰、简洁的接口，包括用户接口、商家接口和管理接口。
通过这些接口，不同模块之间可以方便地进行数据交互和功能调用。
网页系统设计实验报告(3篇)
第1篇一、实验目的1. 理解网页系统设计的基本概念和流程。
2. 掌握网页系统的规划、设计和实现方法。
3. 提高网页设计与制作能力，熟悉相关软件的使用。
二、实验环境1. 操作系统：Windows 102. 浏览器：Chrome3. 开发工具：Adobe Dreamweaver CC4. 编程语言：HTML、CSS、JavaScript三、实验内容1. 网页系统规划2. 网页系统设计3. 网页系统实现4. 网页系统测试与优化四、实验步骤1. 网页系统规划（1）明确系统功能：根据用户需求，确定网页系统的功能模块，如首页、产品展示、新闻资讯、联系方式等。
（2）确定页面布局：根据功能模块，规划页面布局，包括头部、导航栏、主体内容、底部等。
（3）设计导航结构：根据页面布局，设计导航结构，使用户能够方便地浏览各个页面。
2. 网页系统设计（1）设计页面风格：根据网站定位和用户需求，设计页面风格，包括颜色、字体、图片等。
（2）设计界面元素：根据页面风格，设计界面元素，如按钮、图标、表格等。
（3）设计交互效果：使用JavaScript等脚本语言，实现页面元素的交互效果，如滚动动画、鼠标悬停等。
3. 网页系统实现（1）编写HTML代码：使用HTML标签，构建网页结构。
（2）编写CSS代码：使用CSS样式，美化网页界面。
（3）编写JavaScript代码：使用JavaScript脚本，实现页面交互效果。
4. 网页系统测试与优化（1）功能测试：测试各个功能模块是否正常工作。
（2）性能测试：测试网页加载速度和响应时间。
（3）兼容性测试：测试网页在不同浏览器和设备上的显示效果。
（4）优化：根据测试结果，对网页进行优化，提高用户体验。
五、实验结果与分析1. 网页系统规划根据用户需求，本网页系统规划了以下功能模块：- 首页：展示网站简介、最新动态、热门产品等。
- 产品展示：详细介绍各个产品，包括图片、文字、价格等。
- 新闻资讯：发布公司新闻、行业动态等。
学校管理系统实验报告(3篇)
第1篇一、实验目的本次实验旨在通过设计和实现一个学校管理系统，提高学校管理工作的效率和质量。
通过本实验，学生能够掌握数据库的基本操作、编程语言的使用以及系统设计的流程，从而培养学生的实际操作能力和综合应用能力。
二、实验内容1. 需求分析- 确定系统功能：包括学生信息管理、教师信息管理、课程信息管理、成绩管理、教务管理等。
- 确定系统用户：包括学生、教师、教务管理员等。
2. 系统设计- 数据库设计：设计学生表、教师表、课程表、成绩表等。
- 界面设计：设计用户登录界面、学生信息管理界面、教师信息管理界面等。
3. 系统实现- 数据库实现：使用MySQL数据库创建数据库和表。
- 编程实现：使用Java或Python等编程语言编写系统代码。
- 界面实现：使用Swing或Tkinter等图形界面库设计用户界面。
4. 系统测试- 功能测试：测试各个功能的正确性和稳定性。
- 性能测试：测试系统在高并发情况下的性能表现。
- 安全测试：测试系统的安全性，防止非法用户访问。
三、实验步骤1. 需求分析阶段- 通过查阅相关资料，了解学校管理的基本流程和需求。
- 与学校管理人员沟通，确定系统需要实现的功能。
2. 系统设计阶段- 使用E-R图或数据库设计工具设计数据库结构。
- 设计系统界面原型，确定用户界面布局。
3. 系统实现阶段- 使用数据库设计工具创建数据库和表。
- 使用编程语言编写系统代码，实现各个功能模块。
- 使用图形界面库设计用户界面。
4. 系统测试阶段- 编写测试用例，对系统进行功能测试、性能测试和安全测试。
- 根据测试结果，对系统进行修改和完善。
四、实验结果1. 系统功能实现- 学生信息管理：包括学生信息的增删改查、成绩查询、班级管理等。
- 教师信息管理：包括教师信息的增删改查、课程安排等。
- 课程信息管理：包括课程信息的增删改查、选课管理等。
- 成绩管理：包括成绩的录入、查询、统计等。
- 教务管理：包括教务工作的安排、通知发布等。
《FPGA系统设计》实验报告》时序逻辑电路的设计
《FPGA系统设计》实验报告》时序逻辑电路的设计
一、设计任务
分别设计并实现锁存器、触发器的VHDL模型。
二、设计过程
1、同步锁存器：
同步锁存器是指复位和加载功能全部与时钟同步，复位端的优先级较高。
下图为同步锁存器的VHDL程序及模型：
2、异步锁存器：
异步锁存器，是指复位与时钟不同步的锁存器。
下图为同步锁存器的VHDL程序及模型：
3、D触发器：
D触发器是最常用的触发器。
下图为简单D触发器的VHDL 模型：
4、T触发器：
T触发器的特点是在时钟沿处输出信号发生翻转。
按
照有无复位、置位信号以及使能信号等，T触发器也有多种类型。
下图为带异步复位T触发器的VHDL模型：
5、JK触发器：
JK触发器中，J、K信号分别扮演置位、复位信号的角色。
为了更清晰的表示出JK触发器的工作过程，以下给出JK触发器的真值表（如表1所示）。
表1 JK触发器真值表
按照有无复位、置位信号，常见的JK触发器也有多种类型，下图带异步复位（clr）、置位（prn）的JK触发器的VHDL模型：
三．总结
本次实验中较为顺利，在第一次课的时间内我就已经完成了必做实验与选作实验。
在实验的过程中，在防抖电路处有了较大的困难。
由于仿真中不存在此问题，在实际操作中参数选择时遇到了一定的困难。
在反复比对效果之后，我
确定了电路的参数，实现了防抖功能。
通过这次实验，我对时钟脉冲、计数器等有了更加深入的认识与理解。
数字系统设计及实验实验报告
数字系统设计及实验实验报告一、实验目的数字系统设计及实验课程旨在让我们深入理解数字逻辑的基本概念和原理，掌握数字系统的设计方法和实现技术。
通过实验，我们能够将理论知识应用于实际，提高解决问题的能力和实践动手能力。
本次实验的具体目的包括：1、熟悉数字电路的基本逻辑门、组合逻辑电路和时序逻辑电路的设计方法。
2、掌握使用硬件描述语言（如 Verilog 或 VHDL）进行数字系统建模和设计。
3、学会使用相关的电子设计自动化（EDA）工具进行电路的仿真、综合和实现。
4、培养团队合作精神和工程实践能力，提高解决实际问题的综合素质。
二、实验设备和工具1、计算机：用于编写代码、进行仿真和综合。
2、 EDA 软件：如 Quartus II、ModelSim 等。
3、实验开发板：提供硬件平台进行电路的下载和测试。
4、数字万用表、示波器等测量仪器：用于检测电路的性能和信号。
三、实验内容1、基本逻辑门电路的设计与实现设计并实现与门、或门、非门、与非门、或非门和异或门等基本逻辑门电路。
使用 EDA 工具进行仿真，验证逻辑功能的正确性。
在实验开发板上下载并测试实际电路。
2、组合逻辑电路的设计与实现设计一个 4 位加法器，实现两个 4 位二进制数的相加。
设计一个编码器和译码器，实现数字信号的编码和解码。
设计一个数据选择器，根据控制信号选择不同的输入数据。
3、时序逻辑电路的设计与实现设计一个同步计数器，实现模 10 计数功能。
设计一个移位寄存器，实现数据的移位存储功能。
设计一个有限状态机（FSM），实现简单的状态转换和控制逻辑。
四、实验步骤1、设计方案的确定根据实验要求，分析问题，确定电路的功能和性能指标。
选择合适的逻辑器件和设计方法，制定详细的设计方案。
2、代码编写使用硬件描述语言（如 Verilog 或 VHDL）编写电路的代码。
遵循代码规范，注重代码的可读性和可维护性。
3、仿真验证在 EDA 工具中对编写的代码进行仿真，输入不同的测试向量，观察输出结果是否符合预期。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
系统设计实验报告——远程在线考试系统目录软件需求说明书························1 引言···························1．1编写目的·······················1．2背景·························1．3定义·························1．4参考资料·······················2 程序系统的结构························3 程序设计说明·························1引言1．1编写目的本文档的编写目的是为远程在线考试系统项目的设计提供：a．系统的结构、设计说明；b．程序设计说明；c. 程序（标识符）设计说明1． 2背景随着网络技术的飞速发展，现在很多的大学及社会上其它的培训部门都已经开设了远程教育，并通过计算机网络实现异地教育。
但是，远程教育软件的开发，就目前来说，还是处于起步的阶段。
因此，构建一个远程在线考试系统，还是有很大的实际意义的。
根据用户提出的需求，本项目组承接该系统的开发工作a．开发软件系统的名称：远程在线考试系统b．本项目的任务提出者：福州大学软件学院c．用户：各类大专院校学校、中小学校。
1．3定义远程在线考试系统远程在线考试系统是基于用Browser/Web模式下的，可以实现考试题库管理、多用户在线考试、自动阅卷功能的系统。
1．4参考资料✓GB 8566 计算机软件开发规范✓GB 8567 计算机软件产品开发文件编制指南✓软件设计标准<UML技术标准>✓《ASP与SQL-Server2000》清华大学✓《可行性研究报告》✓《项目计划文档》2程序系统的结构3程序1（标识符）设计说明3．1程序描述注册信息录入及信息处理基本目的：输入基本资料进行验证保存。
3．2功能基本信息输入和处理包括●输入和保存姓名●输入和保存性别●输入和保存出生日期●输入和保存考试号码●输入和保存备注3．3性能要求响应时间小于1秒。
3．4输人项3．5输出项无3．6算法无3．7流程逻辑3．8接口无3．9存储分配需要数据库存储3．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无3．11限制条件无3．12测试计划由本组测试员进行测试。
3．13尚未解决的问题无4程序2（标识符）设计说明4．1程序描述考生信息的管理（考生信息处理）对基本信息进行添加、删除、修改、查询等任务。
4．2功能基本处理包括●考生基本信息的添加●考生基本信息的删除●考生基本信息的修改●考生基本信息的查询4．3性能要求响应时间小于1秒。
4．4输人项4．5输出项无4．6算法无4．7流程逻辑4．8接口无4．9存储分配需要数据库存储4．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无4．11限制条件4．12测试计划由本组测试员进行测试。
4．13尚未解决的问题无5程序3（标识符）设计说明5．1程序描述试题模型设置输入可以对试题模型进行管理。
5．2功能基本输入包括●试题分值输入●试题数量输入5．3性能要求响应时间小于1秒。
5．4输人项5．5输出项无5．6算法5．7流程逻辑5．8接口无5．9存储分配需要数据库存储5．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无5．11限制条件无5．12测试计划由本组测试员进行测试。
5．13尚未解决的问题无6程序4（标识符）设计说明6．1程序描述试题库管理输入与处理是对试题库进行管理。
6．2功能●单选题添加、编辑、与删除●多选题添加、编辑、与删除6．3性能要求响应时间小于1秒。
6．4输人项6．5输出项无6．6算法无6．7流程逻辑6．8接口无6．9存储分配需要数据库存储6．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无6．11限制条件无6．12测试计划由本组测试员进行测试。
6．13尚未解决的问题无7程序5（标识符）设计说明7．1程序描述试卷生成输入与处理是对试卷生成进行处理。
7．2功能基本输入与处理包括●输入考题数量●系统自动生成相应试卷7．3性能要求响应时间小于1秒。
7．4输人项7．5输出项无7．6算法无7．7流程逻辑7．8接口无7．9存储分配需要数据库存储7．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无7．11限制条件无7．12测试计划由本组测试员进行测试。
7．13尚未解决的问题无8程序6（标识符）设计说明8．1程序描述在线考试输入是对考生答题进行管理。
8．2功能基本输入与处理包括输入题目答案8．3性能要求响应时间小于1秒。
8．4输人项8．5输出项无8．6算法无8．7流程逻辑8．8接口无8．9存储分配需要数据库存储8．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无8．11限制条件无8．12测试计划由本组测试员进行测试。
8．13尚未解决的问题无9程序7（标识符）设计说明9．1程序描述考试系统自动阅卷9．2功能基本输入与处理包括●输入正确答案●系统自动阅卷处理9．3性能要求响应时间小于1秒。
9．4输人项9．5输出项9．6算法无9．7流程逻辑9．8接口无9．9存储分配需要数据库存储9．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无9．11限制条件无9．12测试计划由本组测试员进行测试。
9．13尚未解决的问题无10程序8（标识符）设计说明10．1程序描述成绩查阅输入与处理9．2功能基本输入与处理包括●输入考生基本信息关键字查询●输出考生得分10．3性能要求响应时间小于1秒。
10．4输人项10．5输出项10．6算法SQL查询10．7流程逻辑10．8接口无10．9存储分配需要数据库存储10．10注释设计a．加在模块首部的注释：无b．加在各分枝点处的注释：对各变量的功能、范围、缺省条件等需要注释；d．对使用的逻辑所加的注释：无10．11限制条件无10．12测试计划由本组测试员进行测试。
10．13尚未解决的问题无。