CPU设计
六章CPU设计
下地址控制编码方式
一般情况下后继微指令旳地址有下列几种给出方式：顺序递增法：将µPC设置成可实现自动加1旳功能，每当完毕目前指令旳执行，就以µPC +1后旳值为地址在控制存储器中取下一条微指令。直接给出法：下一条微指令旳地址直接取自微指令中旳下地址字段。分支转移法：在包括分支转移旳微指令中常设置一种条件选择子区域，用于指出哪些鉴定条件被测试，与此同步转移地址被存储在下地址字段。当转移条件满足时，将下地址字段旳内容读入到µPC中，取下一条微指令，实现微程序转移。若转移条件不满足，微程序则顺序执行。微程序入口地址旳形成：每条机器指令所相应旳微程序旳入口地址（首地址），一般由指令旳操作码所决定。在机器加电后，第一条微指令旳地址一般是由专门旳逻辑电路生成，也能够采用由外部直接输入旳形式取得。
操作控制编码方式
在操作控制字段一般涉及一种或多种操作控制域，每个控制域可控制一种或一组控制信号旳生成，根据控制信号是直接生成于控制域还是译码生成控制信号旳不同可分为下列几种形式。直接控制法：操作控制字段旳每一位都与一种独立控制信号相相应。若目前微指令旳某一位ki=1，则与之相应ci控制信号有效，不然ci控制信号无效。分段编码控制法：在微程序级别，许多微操作是能够并行执行。一般采用将微指令旳操作控制字段提成k个相互独立旳控制域，每一种控制域存储一组微操作，每一种编码相应一种微操作，每一种微操作都能够与其他控制域所存储旳任意一种微操作并行执行，但在组内旳微操作之间是互斥旳，不允许在同一时间段内发生或有效。分段间接编码控制法：在微指令格式里，假如一种字段旳含义不只决定本字段编码，还兼由其他字段决定，则可采用分段间接编码控制法。此时一种字段兼有两层或两层以上旳含义。其他方式：在实际微指令中操作控制编码并不是只单独采用上述三种编码方式中旳一种，而是将上述三种混合使用，以确保能综合考虑指令旳字长、灵活性和执行微程序旳速度等方面旳要求。
cpu设计控制单元
cpu设计控制单元CPU是计算机系统的核心部件，其主要任务是执行指令并处理数据。
而控制单元是CPU 中的一部分，用于控制指令执行过程和数据流动。
本文将探讨CPU设计中的控制单元。
控制单元的功能包括指令解码、分析、控制和执行，其中指令解码是控制单元的主要任务。
指令解码是将指令编码转换为内部操作信号的过程，然后通过这些信号控制存储器和算术逻辑单元(ALU)执行指令。
控制单元还需要解析指令，检查指令格式并确定指令的长度和类型。
控制单元还需要将指令序列转换为机器代码，以便CPU能够理解并执行指令。
控制单元的设计需要考虑效率和性能。
为了使CPU高效地运行，控制单元需要快速地解码指令并控制操作流程。
控制单元需要在不影响性能的情况下尽可能简单。
为了提高CPU的性能，控制单元需要支持指令流水线的实现，使CPU可以同时执行多条指令。
控制单元的设计还需要考虑可扩展性和灵活性。
随着计算机技术的不断发展，新的指令和操作指令不断被引入，通用CPU需要能够适应这些变化。
控制单元需要具有一定的可扩展性和灵活性，以便在不改变底层硬件的情况下支持新的指令集。
控制单元的设计需要考虑易用性和可靠性。
由于控制单元对CPU的功能和性能有着直接的影响，设计师需要确保控制单元能够正确地执行指令，以避免CPU出现错误或故障。
控制单元需要易于使用和管理，以便开发人员和维护人员能够方便地理解和调试CPU的运行状态。
控制单元是CPU中非常重要的部分，对CPU的性能和功能有着直接的影响。
控制单元的设计需要考虑效率、性能、可扩展性、灵活性、易用性和可靠性等多个因素，并综合考虑以实现高质量的CPU设计。
控制单元的设计一般分为两个部分：状态机和指令解码。
状态机是控制单元的核心部分，其主要任务是根据每个指令的操作码、操作数和执行条件等信息，控制CPU在每个时钟周期内执行相应的操作。
状态机一般采用硬实现方式来实现，其结构通常参照指令集架构构建。
指令解码是控制单元的另一重要任务，其主要作用是将指令转换为内部操作信号，以便CPU能够理解和执行指令。
单周期CPU设计总结
单周期CPU设计总结单周期CPU⼀、设计思路1、CPU的意义CPU是计算机的核⼼，因为它是计算机指令的处理单元。
计算机体系结构包含两个⽅⾯，⼀个⽅⾯是指令集，⼀个⽅⾯是硬件实现。
指令集是计算机被定义拥有的执⾏指令，计算机通过⽀持指令集的运⾏，来完成计算⼯作并为程序员编程服务。
硬件实现则是具体的硬件去实现指令集，这个硬件实现的核⼼就是CPU的设计。
这⾥写的CPU的设计是32位机器的CPU，指令和数据均为32位。
⽀持指令为简化mips指令集。
2、CPU的设计CPU的设计包含数据通路的设计和控制器的设计。
数据通路是执⾏指令必须的硬件（ALU、IM、DM、GRF等），控制器则是根据指令产⽣相应控制信号，来控制相应硬件以⽀持多条指令。
数据通路设计CPU的功能是⽀持指令集，因此硬件设计是为了执⾏指令。
设计CPU的结构的⽅法：先选择⼀条需要经过最多硬件的指令，来为它构建数据通路。
再依据其他指令在已有数据通路上添加硬件或线路，直到数据通路⽀持所有指令。
控制器设计在已有的数据通路基础上，针对每⼀条指令，列出其所需要的控制信号，每⼀组控制信号对应⼀种指令的全部执⾏。
将指令相应字段和部分计算结果作为控制器的输⼊，控制信号作为输出，依据上述映射关系（真值表）设计控制器。
⼆、实际操作0、设计说明CPU架构的设计是没有很多约束的，基本要求就是能够⽀持指令集，基于不同的考量可以有不同的设计。
举例来说：对于beq指令是否跳转的判断，可以借⽤ALU的减法计算，也可以直接增设CMP⽐较器得出，两种⽅式都可以，因为功能正确。
为了提⾼吞吐量，或者为了节省成本，会选择⼀些特别的设计，这⼀点在流⽔线CPU 的设计上可以明显地看出。
CPU具体设计的⽅法是我下⾯进⾏的⼏步：列出所需指令，写出功能模块，连接模块，构造控制器，全部连接起来。
这些表格对最终代码实现⼗分重要，因为代码量较⼤，先从表格检查起，再依据表格写码可以减少bug。
1、⽀持指令列出⽀持指令并将其分类：str ld cal_r cal_i lui b_type j jr jal jalr shamtsw lw addu ori beq sllsubu slti sraslt addiu srlsllvsravsrlv2、功能模块先按照lw指令列出所需功能模块（lw经过模块最多），再依次检查现有模块是否⽀持其余指令，若不能⽀持，则添加相应模块。
计算机组成原理实验CPU设计与指令集仿真
计算机组成原理实验CPU设计与指令集仿真在计算机组成原理实验中，CPU的设计和指令集仿真是非常重要的一部分。
本文将以一种适合科技类文章的格式，详细介绍CPU设计和指令集仿真的过程和原理。
一、CPU设计CPU设计是计算机组成原理的核心内容之一。
在CPU设计中，需要考虑的主要有以下几个方面：1.1 指令集架构指令集架构是CPU设计的基础。
它定义了CPU能够执行的指令集合，包括指令的格式、指令的操作码以及指令的操作类型等。
常见的指令集架构有精简指令集（RISC）和复杂指令集（CISC）等。
1.2 数据通路设计数据通路是指CPU中用于执行指令的路径。
它包括寄存器、算术逻辑单元（ALU）、控制单元等组成部分。
在数据通路设计中，需要考虑指令的执行顺序、数据的传输等关键问题。
1.3 控制单元设计控制单元是CPU中负责控制指令执行的部分。
它根据指令的操作码和操作数，产生控制信号，控制数据通路的工作。
在控制单元设计中，需要充分考虑指令的并行性、误差检测等因素。
1.4 存储器设计存储器是CPU与外部设备交换数据的接口。
在CPU设计中，需要选择适合的存储器结构，包括寄存器、缓存、主存等。
存储器的设计不仅关系到CPU的性能，还关系到整个计算机系统的性能。
二、指令集仿真指令集仿真是一种通过软件模拟CPU的工作过程，实现对指令集的测试和验证的方法。
指令集仿真主要分为以下几个步骤：2.1 定义指令集首先，需要根据CPU设计的指令集架构，定义仿真所需的指令集。
包括指令的格式、操作码和操作数等。
2.2 编写仿真程序根据指令集的定义，编写相应的仿真程序。
仿真程序可以使用高级编程语言如C、C++等编写，通过逐条解释CPU的指令，模拟CPU的执行过程。
2.3 仿真环境搭建为了能够进行指令集仿真，需要搭建相应的仿真环境。
包括模拟CPU的数据通路、控制单元以及存储器等组成部分。
可以使用软件仿真工具如ModelSim等来帮助搭建仿真环境。
2.4 指令集测试和验证在搭建好仿真环境后，可以对指令集进行测试和验证。
cpu利用率的设计与实现
cpu利用率的设计与实现CPU利用率的设计与实现在计算机系统中，CPU（中央处理器）是执行计算机程序指令的硬件设备。
CPU的利用率是衡量计算机系统性能的重要指标之一。
在设计和实现中，合理地管理和优化CPU利用率可以提高系统的性能和效率。
一、CPU利用率的定义和计算方法CPU利用率是指CPU在一定时间内执行任务的比例。
可以通过以下公式来计算CPU利用率：CPU利用率 = (CPU执行时间 / 总时间) * 100%其中，CPU执行时间是CPU在执行任务时所用的时间，总时间是指一定时间段内的总时间。
二、提高CPU利用率的方法1. 多线程和并发处理：将任务分解为多个线程并行执行，可以充分利用CPU的多核心和超线程技术，提高CPU利用率。
2. 任务调度算法优化：合理的任务调度算法可以使CPU执行任务更加高效。
例如，采用抢占式调度算法可以优先执行优先级较高的任务，提高CPU利用率。
3. 资源管理和优化：合理管理系统资源，如内存、磁盘等，可以减少资源等待时间，提高CPU利用率。
4. 缓存机制优化：合理使用缓存机制可以减少对内存的访问次数，提高数据读取和处理的速度，从而提高CPU利用率。
5. 硬件协同设计：在硬件设计中，可以通过提高CPU的时钟频率、增加缓存容量等方式来提高CPU的处理能力，进而提高CPU利用率。
6. 系统调优和优化：通过调整系统参数、升级操作系统、优化系统配置等方式，可以提高系统的整体性能和CPU利用率。
三、实例分析：Linux操作系统中的CPU利用率监控工具在Linux操作系统中，可以使用top命令来实时监控CPU利用率。
top命令可以显示当前系统的进程信息和CPU利用率等相关信息。
使用top命令，可以实时查看每个进程的CPU利用率、内存占用等信息。
通过查看CPU利用率，可以了解系统的负载情况，从而进行系统的优化和调整。
除了top命令，还可以使用其他工具如htop、mpstat等来监控CPU 利用率。
eda课程设计cpu
eda课程设计cpu一、教学目标本课程旨在让学生了解和掌握EDA课程设计CPU的相关知识。
通过本课程的学习，学生将能够：1.知识目标：•理解CPU的基本构成和原理；•掌握EDA工具的使用方法；•了解CPU设计的流程和步骤。
2.技能目标：•能够使用EDA工具进行CPU设计；•能够根据需求分析，设计出符合要求的CPU；•能够对设计的CPU进行仿真和测试。
3.情感态度价值观目标：•培养学生对计算机科学的兴趣和热情；•培养学生解决问题的能力和创新精神；•培养学生团队协作和沟通的能力。
二、教学内容本课程的教学内容主要包括以下几个部分：1.CPU的基本构成和原理；2.EDA工具的使用方法；3.CPU设计的流程和步骤；4.CPU设计的实例讲解和分析。
具体的教学内容安排如下：第一周：CPU的基本构成和原理；第二周：EDA工具的使用方法；第三周：CPU设计的流程和步骤；第四周：CPU设计的实例讲解和分析。
三、教学方法为了更好地实现教学目标，我们将采用以下教学方法：1.讲授法：用于讲解CPU的基本构成和原理，以及EDA工具的使用方法；2.案例分析法：通过分析具体的CPU设计实例，使学生更好地理解和掌握设计流程和步骤；3.实验法：让学生亲自动手进行CPU设计，提高学生的实践能力。
四、教学资源为了支持教学内容的实施，我们将准备以下教学资源：1.教材：CPU设计与EDA工具的使用相关教材；2.多媒体资料：包括PPT、视频教程等；3.实验设备：计算机、EDA工具软件等。
通过以上教学资源的使用，我们将尽力提高学生的学习体验，帮助学生更好地掌握EDA课程设计CPU的知识。
五、教学评估为了全面、客观地评估学生在EDA课程设计CPU方面的学习成果，我们将采取以下评估方式：1.平时表现：通过学生在课堂上的参与度、提问回答、小组讨论等表现，评估其对知识的掌握和运用能力；2.作业：布置与课程内容相关的设计项目和练习题，评估学生的理解和应用能力；3.考试：设置期末考试，涵盖理论知识及实践操作，评估学生对CPU设计与EDA工具使用的综合能力。
cpu的设计实验知识点
cpu的设计实验知识点在计算机科学领域中，中央处理器（CPU）是计算机的核心组件之一。
CPU的设计实验为了帮助学生深入了解CPU的工作原理和设计流程，通常包含以下几个重要的知识点。
一、计算机体系结构基础知识1. 计算机的层次结构：包括硬件层、指令集架构和操作系统层。
2. 冯·诺依曼体系结构：指令和数据存储在同一存储器中，通过控制单元和算术逻辑单元进行操作。
3. 指令的执行流程：取指令、解码指令、执行指令和存储结果。
二、计算机组成原理1. 数据通路设计：包括寄存器、ALU（算术逻辑单元）、数据总线和控制信号等组成部分。
2. 存储器设计：包括寄存器堆、缓存和主存等层次结构。
3. 控制器设计：通过有限状态机（FSM）来控制指令的执行流程。
三、指令集架构1. CISC和RISC架构：复杂指令集计算机和精简指令集计算机的优缺点以及特点。
2. 数据操作指令集：包括算术运算、逻辑运算和数据传输等指令。
3. 控制指令集：包括跳转、条件分支和中断处理等指令。
四、CPU的设计流程1. 指令集架构设计：确定CPU所支持的指令集，并进行指令编码和格式设计。
2. 数据通路设计：根据指令集确定数据通路的结构和数据路径。
3. 控制器设计：设计控制器的控制信号和状态转移逻辑。
4. 性能优化设计：通过流水线、超标量和乱序执行等技术提高CPU的性能。
5. 测试与验证：设计测试用例，验证CPU的功能和正确性。
五、常见的CPU设计方法和架构1. 单周期CPU设计：每个指令的执行周期相同。
2. 多周期CPU设计：将指令执行过程划分为多个时钟周期。
3. 流水线CPU设计：将指令执行划分为多个阶段，同时执行多条指令。
4. 超标量CPU设计：在同一个时钟周期内执行多条指令。
5. 多核CPU设计：将多个核心集成在同一芯片上，提高计算能力。
六、常见的CPU设计工具和语言1. 硬件描述语言：如VHDL和Verilog等，在设计过程中描述硬件电路。
单周期cpu课程设计
单周期cpu课程设计一、课程目标知识目标：1. 学生能理解单周期CPU的工作原理，掌握其内部结构及功能。
2. 学生能描述单周期CPU的指令执行过程，包括取指、译码、执行、访存、写回等阶段。
3. 学生能解释单周期CPU中时钟、指令和数据的关系，并分析其性能特点。
技能目标：1. 学生能运用所学知识，设计并实现一个简单的单周期CPU。
2. 学生能运用仿真软件对单周期CPU进行功能仿真，验证其正确性。
3. 学生能通过课程学习，培养自己的逻辑思维和问题解决能力。
情感态度价值观目标：1. 学生能对计算机硬件及CPU产生兴趣，激发学习热情。
2. 学生能认识到CPU在计算机系统中的核心地位，增强对计算机科学的尊重和热爱。
3. 学生能在团队协作中发挥积极作用，培养合作精神和沟通能力。
课程性质：本课程为计算机科学与技术专业核心课程，旨在让学生了解CPU的基本原理，掌握单周期CPU的设计方法。
学生特点：学生已经具备一定的数字逻辑电路基础，具有一定的编程能力和逻辑思维能力。
教学要求：结合学生特点，注重理论与实践相结合，引导学生通过课程学习，达到课程目标所规定的知识、技能和情感态度价值观要求。
在教学过程中，关注学生的个体差异，鼓励学生积极参与，培养其独立思考和解决问题的能力。
通过课程目标的分解，确保教学设计和评估的针对性和有效性。
二、教学内容1. 单周期CPU概述：介绍CPU的发展历程，单周期CPU的概念及其在计算机系统中的作用。
教材章节：第1章 计算机系统概述2. 单周期CPU内部结构：讲解CPU的内部组成部分，包括控制单元、算术逻辑单元（ALU）、寄存器组、程序计数器等。
教材章节：第2章 CPU内部结构3. 指令集与指令执行过程：分析指令集的设计，讲解单周期CPU指令执行过程中各阶段的任务和实现方法。
教材章节：第3章 指令集与指令执行4. 时序控制与性能分析：探讨时钟、指令和数据的关系，分析单周期CPU的性能特点。
教材章节：第4章 时序控制与性能分析5. 单周期CPU设计方法：介绍设计单周期CPU的步骤，包括电路设计、指令集设计、时序控制等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 在取指令周期（易与实现） • 在执行周期
三、取指令周期的状态图
6.2.3 指令译码
◆ 当CPU把一条指令从存储器中取出来之后，它
必须判断所取的是哪种指令，从而可以调用正确的 执行周期。
◆ 在状态图中，此过程表示为一系列的从取指令
周期结束到各个执行周期之间的分支。
◆ 对于本CPU，有四条指令，因此有四个不同的
一、将状态分配到译码器的各个输出 1. 将FETCH1规定为计数器的0值，并使用计数器的
CLR输入来达到这个状态。
2. 将顺序的状态指派为计数器的连续值，并且使用 计数器的INC输入来遍历所有的这些状态。 FETCH2：计数器值1 FETCH3：计数器值2
同样：将ADD1和ADD2指派为连续的计数值
AND2: AC←AC∧DR
JMP1: PC←DR[5..0] INC1: AC←AC＋1
DRLOAD = FETCH2 ∨ ADD1 ∨ AND1 ACLOAD = ADD2 ∨ AND2
ACINC = INC1
IRLOAD = FETCH3 ◆ ALU的控制输入ALUSEL
• 当ALUSEL=0时，ALU输出的是两个输入的算术和； • 当ALUSEL=1时，那么输出就是输入的逻辑与。
把ALUSEL设置为AND2，就能保证当CPU执行
ADD或AND指令时，有正确的结果从ALU流向AC。
◆ 产生缓冲器的有效信号
例如： DR寄存器 在FETCH3（IR←DR[7..6]，AR←DR[5..0]）， ADD2（AC←AC+DR），
AND2（AC←AC∧DR）
以及JMP1（PC←DR[5..0]）的时候，DR的内容必须 放到总线上。将这些状态值进行逻辑或，就能够得到 DRBUS信号。
有限状态机，最终实现这个CPU。
2．CPU执行如下的操作序列
• 取指令周期：从存储器中取出一条指令，然后
转到译码周期。
• 译码周期：对该指令进行译码，即确定取到的
是哪一种指令，然后转移到这种指 令对应的执行周期。
• 执行周期：执行该指令，然后转移到取指令周
期去取下一条指令。
3．一般CPU状态图
6.2 一个非常简单CPU的设计与实现
连接也可以删除。 4. 总线是8位宽，但是并非所有被传送的数据都是8位宽； 有一些是6位宽，有一个是2位宽。
必须确定哪些寄存器从总线的哪些位上接收和发送 数据。 5. AC必须能够装载AC和DR的和，以及AC和DR的逻 辑与的结果。CPU必须包含一个能够产生这些结果 的ALU。
第四步：修改后的CPU内部组织结构
一个CPU仅仅就是一个复杂的有限状态机。 设计CPU的途径：
• 设计CPU的状态图。 • 设计必要的数据通路和控制逻辑，以便实现这个
有限状态机，最终实现这个CPU。
6.2.2 从存储器中取指令
一、从存储器中取出指令的操作序列 1. 将地址放在地址引脚A[5..0]上，把地址送给 存储器。
2. 在给存储器足够的时间处理内部译码并将需
(微序列控制或微程序控制)
6.1 CPU的设计规范
1．设计CPU的步骤
◆ 确定它的用途
关键：使CPU的处理能力和它所执行的任务匹配。
◆ 设计指令集结构 ◆ 设计状态图(CPU就是一个复杂的有限状态机)
• 列出在每个状态中执行的微操作 • 从一个状态转移到另外一个状态的条件
◆ 设计必要的数据通路和控制逻辑，实现这个
第六章
6.1 6.2
CPU设计
CPU的设计规范 一个非常简单CPU的设计与实现
6.3
6.4 6.5
相对简单CPU的设计和实现
简单CPU的缺点 实例：8085微处理器的内部结构
CPU设计的两种方法：
• •
硬布线逻辑控制（hardwired control）
微序列控制器（microsequencer）
这个过程也可以用于产生其它缓冲器的控制信号： MEMBUS = FETCH2 ∨ ADD1 ∨ AND1
PCBUS = FETCH1
◆ 产生一个READ信号
该信号从CPU输出，并要求存储器输出它读到的数据。 READ = FETCH2 ∨ ADD1 ∨ AND1 五、控制单元中用来产生这些控制信号的部分电路图
3．电路图
ALU
6.2.7 用硬布线逻辑设计控制单元
控制单元：产生控制信号，从而使所有的操作能 以正确的顺序执行。 设计控制单元有两种主要的方法：
▲ 硬布线控制：使用时序逻辑和组合逻辑产生控制信号。
▲ 微程序控制（或微序列控制）：使用存储器查表方式
来输出控制信号。 本章重点：硬布线控制方法
◆ 简单的控制单元包括三个部分
◆ CLR则用来从每一个执行周期的末尾返回到取指令
周期，这可能发生在ADD2，AND2，JMP1和INC1
状态。
◆ LD信号在每个取指令周期的末尾FETCH3状态中
发出。 三、控制单元部分电路图
四、组合形成控制AR，PC，DR，IR，M，ALU以及缓冲 器的控制信号。
◆ 首先考虑AR寄存器，它是在状态FETCH1
▲ 使得ADD1，AND1，JMP1，INC1的
计数值分别是8，10，12，14
▲ 将ADD2指派为计数值9 ▲ AND2的计数值指派为11
二、为计数器产生控制信号
对于计数器，我们必须产生INC，CLR和LD信号。
◆ 当控制单元遍历顺序状态，从FETCH1，FETCH2，
ADD1到AND1时，INC信号有效。
执行周期。
取指令和译码周期的状态图
6.2.4 指令执行
6.2.4.1 ADD指令 CPU必须完成两件事情：
◆ 从存储器中取出一个操作数。 ◆ 将这个操作数和累加器中的值相加，并把结果存
回到累加器中。
ADD1: DR←M ADD2: AC←AC＋DR 6.2.4.2 AND指令 AND1: DR←M
AC←AC ＋ DR ； AC←AC∧DR ； AC←AC＋1
6.2.6 非常简单ALU的设计
1．ALU完成两个功能
◆ 将两个输入相加
◆ 将两个输入相与
2．设计方法
◆ 创建两个单独的硬件来实现每个功能，
加法：用标准的8位并行加法器
逻辑与：用8个2位与门
◆ 使用一个多路选择器从两个结果中选择一
个输出
要的指令取出来之后，向存储器发一个信号，使存 储器将此指令输出到它的输出引脚，这些引脚与 CPU的D[7..0]相连接。CPU从这些引脚读入数据。
二、取指令周期的状态 FETCH1: AR←PC FETCH2: DR←M，PC←PC＋1
FETCH3: IR←DR[7..6]，AR←DR[5..0]
寄存器从多个可能的输入中选择一个。
随着CPU复杂度的增加，这种方案将变得不现实。 2．在CPU的内部创建一条总线。在各个部件之间使用总 线传递数据。
三、设计数据通路 第一步：把每个部件都连接到系统总线上 第二步：决定每个部件应该完成的功能
◆ 将操作重新分组
分组的依据：他们所修改的寄存器。
AR: PC: DR: IR: AR←PC；AR←DR[5..0] PC←PC＋1；PC←DR[5..0] DR←M IR←DR[7..6]
6.2.1 非常简单CPU的设计规范
1．64字节的存储空间，每个字节是8位。 6位宽的地址：A[5..0]
存储器的8位值：D[7..0]
2．一个程序员可以访问的寄存器AC（8位累加器） 3．指令集（4条指令）
指令
指令码
操作
ADD
00AAAAAA
AC←AC＋M[AAAAAA]
AND
01AAAAAA
AC←AC∧M[AAAAAA]
ADD
ADD1
00
AND
JMP
AND1
JMP1
01
10
INC
INC1
11
文中给出的映射函数的计数值
IR[1..0] 00 01 10 11 计数值 1000（8） 1001（9） 1010（10） 1011（11） 状态 ADD1 AND1 JMP1 INC1
◆ 存在一些问题
由于状态ADD1的计数值是8，而AND1的计数值 是9，那我们应该给ADD2安排一个什么值？ 如何从ADD1去访问ADD2呢？ 解决方法：使执行周期的第一个状态的计数值之间的间 隔至少为2。 通过映射1IR[1..0]0可以达到这个目的。
（AR←PC）和FETCH3（AR←DR[5..0]） 期间装载 的。通过将这两个状态信号进行逻辑OR操作，CPU 就为AR产生了LD信号。 为PC，DR，AC以及IR创建如下的控制信号：
PCLOAD = JMP1
PCINC = FETCH2
FETCH1: AR←PC FETCH2: DR←M， PC←PC＋1 FETCH3: IR←DR[7..6]， A R←DR[5..0] ADD1: DR←M ADD2: AC←AC＋DR AND1: DR←M
FETCH1: AR←PC
FETCH2: DR←M，PC←PC＋1 FETCH3: IR←DR[7..6]，AR←DR[5..0] ADD1: DR←M ADD2: AC←AC＋DR
AND1: DR←M
AND2: AC←AC∧DR JMP1: PC←DR[5..0]
INC1: AC←AC＋1
二、设计数据通路的两种不同方案 1．在所有需要传送数据的部件之间创建一条直接通路。 使用多路选择器或者缓冲器为那些有多个数据源的
AND2:
AC←AC∧DR
6.2.4.3
JMP指令 PC←DR[5..0]
JMP1:
另外一种选择 ；PC←AR 6.2.4.4 INC指令
INC1: