EDA设计课程实验报告数码管动态显示实验报告
动态数码显示实验报告
一、实验目的1. 掌握动态数码显示的原理及实现方法；2. 熟悉单片机与数码管之间的接口连接；3. 学会使用C语言编写程序，实现数码管的动态显示；4. 提高对单片机硬件电路和编程的实践能力。
二、实验原理动态数码显示技术是通过减少段选线，分别控制位选线，交替显示各个数码管上的数字，同时确保在人眼无法分辨的时间间隔内刷新，通常不超过24ms。
这样，多个数码管可以共享段选线，从而降低硬件成本。
三、实验设备1. 单片机实验箱一台；2. 共阴极数码管8个；3. 74HC138译码器一个；4. 电阻若干；5. 连接线若干；6. 编程软件Keil uVision；7. 仿真软件Proteus。
四、实验步骤1. 设计电路图：根据实验要求，设计动态数码显示电路图，包括单片机、数码管、译码器等元件的连接方式。
2. 连接电路：按照电路图，将单片机、数码管、译码器等元件连接到实验箱上。
3. 编写程序：使用Keil uVision编写程序，实现数码管的动态显示。
主要步骤如下：（1）定义数码管段码表：根据数码管共阴极特性，定义0-9数字对应的段码。
（2）编写延时函数：实现动态显示的刷新间隔，通常不超过24ms。
（3）编写显示函数：实现逐位显示数字，包括位选和段选控制。
（4）编写主函数：实现循环调用显示函数，实现动态显示效果。
4. 仿真测试：使用Proteus软件对程序进行仿真，观察数码管动态显示效果。
5. 硬件调试：将程序烧写到单片机，连接实物电路，观察数码管动态显示效果。
五、实验结果与分析1. 实验结果：通过仿真和硬件调试，成功实现数码管的动态显示，数字0-9循环显示。
2. 结果分析：（1）动态显示效果：数码管动态显示效果良好，数字清晰，无闪烁现象。
（2）程序优化：在编写程序过程中，对延时函数和显示函数进行了优化，提高了程序运行效率。
（3）硬件连接：电路连接正确，元件性能良好，保证了实验的顺利进行。
六、实验总结本次实验成功实现了动态数码显示，掌握了动态数码显示的原理和实现方法。
数码管的显示的实验报告
数码管的显示的实验报告数码管的显示的实验报告引言：数码管是一种常见的数字显示装置，广泛应用于各种电子设备中。
本实验旨在通过实际操作，了解数码管的原理和工作方式，并通过一系列实验验证其显示效果和功能。
实验一：数码管的基本原理数码管是由多个发光二极管（LED）组成的，每个发光二极管代表一个数字或符号。
通过对不同的发光二极管进行点亮或熄灭，可以显示出不同的数字或符号。
本实验使用的是共阳数码管，即共阳极连接在一起，而阴极分别连接到控制芯片的输出引脚。
实验二：数码管的驱动电路为了控制数码管的显示，需要使用驱动电路。
常见的驱动电路有共阴极驱动和共阳极驱动两种。
本实验使用的是共阳极驱动电路。
驱动电路由控制芯片、电阻和电容组成。
控制芯片通过控制输出引脚的高低电平来控制数码管的点亮和熄灭。
实验三：数码管的显示效果通过控制芯片的输出引脚，可以实现数码管的显示效果。
本实验使用的是四位数码管，可以显示0-9的数字。
通过改变控制芯片输出引脚的电平，可以控制数码管显示不同的数字。
实验中通过编写程序，使数码管显示从0到9的数字循环显示，并通过按键控制数字的增加和减少。
实验四：数码管的多位显示除了显示单个数字外，数码管还可以实现多位显示。
通过控制不同位数的数码管，可以显示更多的数字或符号。
本实验使用的是四位数码管，可以同时显示四个数字。
通过编写程序，可以实现四位数码管的多位显示，例如显示当前时间、温度等信息。
实验五：数码管的亮度调节数码管的亮度可以通过改变驱动电路中的电阻值来实现。
本实验通过改变电阻值，调节数码管的亮度。
实验中通过编写程序，通过按键控制数码管的亮度增加和减少，从而实现亮度的调节。
结论：通过本次实验，我们深入了解了数码管的原理和工作方式。
数码管可以通过驱动电路的控制，实现数字和符号的显示。
同时，数码管还可以实现多位显示和亮度调节。
数码管作为一种常见的数字显示装置，具有广泛的应用前景，可以应用于各种电子设备中。
通过进一步的研究和实践，我们可以更好地利用数码管的功能，满足不同应用场景的需求。
数码管动态显示EDA实验三
实验三数码管动态显示姓名：赵佳伟学号：1002100449一、实验目的l、实现实现0~9十个数的动态显示。
2、掌握数码管的工作状态。
二、实验的硬件要求1、输入：CLK时钟信号2、输出：LED灯3、主芯片：ALTERA下载板三、实验内容用VHDL语言输入法设计一个数码管动态显示电路，要求能够使之在0~9循环显示。
四、实验步骤（1）进入windows操作系统，打开MAX+PLUSⅡ10.0。
1、启动File／Project Name菜单，输入设计项目的名字。
点Assign／Device菜单，选择器件(本设计全选用EPM7128) 。
见图2.2.1。
2、启动菜单File／New，选择Text Editor file，打开编程编辑器，进行原理图设计输入。
图2.2.1（2）输入代码（下图2.2.2）3、保存单击保存按钮，扩展名为.vhd，本实验中取名为：p4_5.vhd。
（3）编译启动MAX+PLUS II＼COMPILER菜单，按START开始编译，生成.SOF和.POF等文件，以便硬件下载和编程时调用，同时生成.RPT文件，如图2.2.3。
图2.2.3（4）仿真1、创建波形文件：①首先，将设计指定为当前项目。
②创建一个波形文件。
选择菜单MAX+PLUSⅡ＼Waveform Editor，打开仿真工具Waveform Editor，或选择新建一个Waveform Editor文件，将创建一个新的无标题波形文件，如图2.2.4所示：③储存波形文件。
选择File＼Save As，在File Name框中，输入相应文件名，单击OK 按钮存盘。
④设定时间轴网格大小。
选择菜单Option＼Grid Size，输入时间间隔（20ns），单击OK 按钮。
⑤设定时间轴长度。
选择菜单File＼End Time并输入文件的结束时间（1s ）。
图2.2.42、选择欲仿真的引线端子：①选择菜单Node＼Enter Nodes Nodes from SNF出现如图2.2.5所示对话框。
数码管动态显示实训报告
一、实训目的本次实训旨在通过实际操作，让学生掌握数码管动态显示的原理，了解数码管动态扫描显示电路的设计方法，提高学生使用Verilog HDL进行层次化设计电路的能力。
通过实训，学生能够理解并应用动态扫描显示数码管、数据选择器及其信号分配方法，同时熟悉使用可编程芯片（如FPGA/CPLD）控制多位动态扫描数码管的显示。
二、实训环境1. 实训设备：FPGA开发板、数码管、信号源、示波器等。
2. 软件工具：Quartus II、ModelSim等。
3. 实训教材：相关电子设计教材、Verilog HDL编程指南。
三、实训原理数码管动态显示技术是利用人眼的视觉暂留效应，通过快速切换显示不同的数码管，使观察者感觉多个数码管同时显示。
具体原理如下：1. 数码管结构：数码管由若干个LED段组成，通过点亮不同的段来显示数字或字符。
2. 共阳/共阴数码管：数码管分为共阳和共阴两种类型。
共阳数码管的阳极连接在一起，共阴数码管的阴极连接在一起。
3. 动态扫描：通过控制每个数码管的点亮和熄灭，实现多位数码管的动态显示。
4. 数据选择器：用于选择要显示的数字或字符对应的段编码。
四、实训过程1. 设计3位数码管动态扫描显示电路：- 使用Verilog HDL设计数码管显示模块，包括段编码生成、位选控制、时钟分频等。
- 设计数据选择器，用于选择要显示的数字或字符对应的段编码。
- 设计主控制器，用于控制动态扫描的时序。
2. 实现显示功能：- 将学号的后3位数字输入到数码管显示电路中。
- 使用可编程芯片（如FPGA/CPLD）实现电路的编译和下载。
3. 提高性实验：- 增加一个功能切换控制开关，实现数码管显示数字的自动循环移位。
- 设计其他显示功能，如显示不同的字符或图案。
4. 实验测试：- 使用示波器观察数码管显示电路的时序信号，确保电路正常工作。
- 使用Quartus II进行仿真测试，验证电路的功能。
五、实验结果与分析1. 3位数码管动态扫描显示电路：- 成功实现了学号后3位数字的动态显示。
数码管动态显示实验报告
一、实验目的1. 掌握数码管动态扫描显示的原理和编程实现方法；2. 熟悉单片机与数码管之间的接口连接；3. 学会使用定时器中断控制数码管的动态显示；4. 培养动手能力和问题解决能力。
二、实验原理数码管动态显示是通过单片机控制多个数码管同时显示不同的数字或字符，利用人眼的视觉暂留效应，实现快速切换显示内容，从而在有限的引脚数下显示更多的信息。
实验中，我们采用动态扫描的方式，依次点亮数码管，通过定时器中断控制扫描速度。
三、实验器材1. 单片机开发板（如51单片机、AVR单片机等）；2. 数码管（共阳/共阴自选）；3. 连接线；4. 电阻；5. 实验台；6. 编译器（如Keil、IAR等）。
四、实验步骤1. 设计电路图：根据实验要求，设计单片机与数码管的连接电路图，包括数码管的段码、位选信号、电源等。
2. 编写程序：使用C语言或汇编语言编写程序，实现数码管的动态显示功能。
（1）初始化：设置单片机的工作模式、定时器模式、端口方向等。
（2）显示函数：编写显示函数，实现数码管的点亮和熄灭。
（3）定时器中断服务程序：设置定时器中断，实现数码管的动态扫描。
3. 编译程序：将编写的程序编译成机器码。
4. 烧录程序：将编译后的程序烧录到单片机中。
5. 连接电路：将单片机与数码管连接好，包括数码管的段码、位选信号、电源等。
6. 运行实验：打开电源，观察数码管的显示效果。
五、实验结果与分析1. 实验结果：数码管按照预期实现了动态显示功能，依次点亮每位数码管，并显示出不同的数字或字符。
2. 分析：（1）通过调整定时器中断的周期，可以改变数码管的扫描速度，从而控制显示效果。
（2）在编写显示函数时，要考虑到数码管的共阳/共阴特性，选择合适的点亮和熄灭方式。
（3）在实际应用中，可以根据需要添加其他功能，如显示时间、温度等。
六、实验总结1. 通过本次实验，掌握了数码管动态显示的原理和编程实现方法。
2. 熟悉了单片机与数码管之间的接口连接，提高了动手能力。
数码管动态显示实验报告
数码管动态显示实验报告1.实验目的：本实验旨在通过使用单片机控制数码管的动态显示，了解数码管的原理和使用方法，加深对单片机控制的理解。
2.实验原理：数码管是由许多发光二极管（LED）组成的，每个数码管有7个发光二极管组成7段，再加上一个小数点（或8段数码管），通过控制每个发光二极管的亮灭状态，可以显示出数字、字母等字符。
本实验使用的是共阴极数码管，在通常情况下，数码管引脚为低电平时亮灯，为高电平时灭灯。
3.实验器材：-STC89C52单片机-共阴极数码管-电阻-面包板及连接线-电源4.实验步骤：步骤1：连接电路将数码管的7个引脚分别连接到单片机的7个I/O引脚上，并通过电阻限流。
连接电路后，确认连接无误。
步骤2：编写程序使用C语言编写程序，实现数码管的动态显示。
可以使用延时函数和位操作函数控制数码管的亮灭，通过改变每个数码管引脚的高低电平状态，实现显示不同的数字、字母。
步骤4：实验观察与分析观察数码管的显示效果，通过改变程序中的参数，可以实现不同的显示效果。
5.实验结果与分析：经过实验，我们成功实现了数码管的动态显示。
通过编写程序，我们可以实现数码管显示数字、字母等不同的字符。
调整程序中的参数，可以实现不同的动态显示效果，如流水灯、闪烁等。
数码管的动态显示是通过改变每个数码管引脚的高低电平实现的，通过快速改变引脚电平状态的时间间隔，创建了肉眼无法察觉的视觉效果，从而实现了动态显示。
此外，通过实验我们还了解到了单片机控制数码管的原理和方法，加深了对单片机控制的理解。
6.实验总结：通过本实验，我们了解到了数码管的动态显示原理和方法，并通过编写程序，成功实现了数码管的动态显示。
同时，我们还巩固了单片机控制的知识，提高了自己的动手能力和问题解决能力。
在今后的学习和工作中，我们将进一步掌握数码管的使用方法，并能够将其应用于更加复杂的应用场景中，实现更多有趣的功能。
(VHDL实验报告)数码管显示(一位数码管显示0-9,八位数码管显示学号后八位)
（1）一位数码管显示0-9：
电子科技大学成都学院学院
标准实验报告
（实验）课程名称 数字电路 EDA 设计与应用
姓名 乱弹的枇杷 学号 专业 指导教师
一、 实验名称 数码管显示（一位数码管显示 0-9，八位数码管显示学号
后八位）
二、 实验目的 1、了解数码管的工作原理。 2、学习七段数码管显示译码器的设计。 3、掌握 VHDL 的 CASE 语句及多层次设计方法。
信号名称 7SEG-A 7SEG-B 7SEG-C 7SEG-D 7SEG-E 7SEG-F 7SEG-G 7SEG-DP 7SEG-SEL0 7SEG-SEL1 7SEG-SEL2
对应 FPGA 管脚名
F13 F14 F15 E15 F16 F17 E18 F18 G18 G17 G16
说明 七段码管 A 段输入信号 七段码管 B 段输入信号 七段码管 C 段输入信号 七段码管 D 段输入信号 七段码管 E 段输入信号 七段码管 F 段输入信号 七段码管 G 段输入信号 七段码管 dp 段输入信号
7、分配完成后，再进行一次全编译，以使管脚分配生效。 8、新建波形文件，对程序进行仿真，其仿真波形如下所示：
（1）一位数码管显示0-9：
（2）八位数码管显示学号后八位：
9、用下载电缆通过JTAG 口将对应的sof 文件加载到FPGA 中。观察实验 结果是否与自己的编程思想一致。
六、实验现象及结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字
EDA设计课程实验报告数码管动态显示实验报告
EDA设计课程实验报告实验题目：数码管动态显示实验学院名称：专业：电子信息工程班级：姓名：高胜学号小组成员：指导教师：一、实验目的学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
二、设计任务及要求1、在SmartSOPC实验箱上完成数码管动态显示自己学号的后八个数字。
2、放慢扫描速度演示动态显示的原理过程。
三、系统设计1、整体设计方案数码管的八个段a,b,c,d,e,f,g,h（h是小数点）都分别连接到SEG0~SEG7，8个数码管分别由八个选通信号DIG0~DIG7来选择，被选通的数码管显示数据，其余关闭。
如果希望8个数码管显示希望的数据，就必须使得8个选通信号DIG0~DIG7分别被单独选通，并在此同时，在段信号输入口SEG0~SEG7加上该对应数码管上显示的数据，于是随着选通信号的扫描就能实现动态扫描显示的目的。
虽然每次只有1个数码管显示，但只要扫描显示速率足够快，利用人眼的视觉余辉效应，我们仍会感觉所有的数码管都在同时显示。
2、功能模块电路设（1）输入输出模块框图（见图1）图1（2）模块逻辑表达（见表1）表1（数码管显示真值表）clk_1k dig seg↑01111111 C0↑10111111 F9注：数码管显示为01180121（3）算法流程图（见图2）（4）Verilog源代码module scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0]count; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule四、系统调试（1）仿真代码`timescale 1ns/1nsmodule scan_ledfz;reg clk_1k;reg[31:0] d;wire[7:0] dig;wire[7:0] seg;parameter dely=100;scan_led u1(clk_1k,d,dig,seg);always #(dely/2)clk_1k=~clk_1k;initial beginclk_1k=0;d=32'h01180134;#dely ;#dely ;#dely ;#dely ;#dely ;#(dely*20);#dely $finish;endinitial $monitor($time,,,"%b,%d,%h,%h",clk_1k,d,dig,seg); endmodulemodule scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0] count=3'b000; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule位码代码仿真代码`timescale 1ns/1nsmodule smg_tp; //测试模块的名字reg [2:0] c; //测试输入信号定义为reg型wire[7:0] dig; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒wei u1(c,dig); //调用测试对象initial begin //激励波形设定c=3'b0;#DEL Y c=3'b001 ;#DEL Y c=3'b010 ;#DEL Y c=3'b100 ;#DEL Y c=3'b101 ;#DEL Y c=3'b110 ;#DEL Y c=3'b111 ;#DEL Y $finish;endinitial $monitor($time,,,"dig=%d,c=%b ",dig,c); //输出格式i定义endmodulemodule wei(c,dig); //命名模块名字input[2:0] c;output[7:0] dig; //定义输入与输出reg[7:0] dig_r;reg[2:0] c_r; // 定义dig_r与c_r2个reg型数据assign dig=dig_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin c_r=c;case (c_r)3'b000:dig_r=8'b11111110; //c_r的数据变化而dig_r对于的数据变化3'b001:dig_r=8'b11111101;3'b010:dig_r=8'b11111011;3'b011:dig_r=8'b11110111;3'b100:dig_r=8'b11101111;3'b101:dig_r=8'b11011111;3'b110:dig_r=8'b10111111;3'b111:dig_r=8'b01111111;default: dig_r=8'b11111111;endcase //结束case语句end //结束always语句endmodule //结束程序译码器代码仿真代码`timescale 1ns/1nsmodule duan_tp; //测试模块的名字reg[3:0] a; //测试输入信号定义为reg型wire[7:0] seg; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒duan u1(a,seg); //调用测试对象initial begin //激励波形设定a=4'b0;#DELY a=4'b0001;#DELY a=4'b0010;#DELY a=4'b0011;#DELY a=4'b0100;#DELY a=4'b0101;#DELY a=4'b0110;#DELY a=4'b0111;#DELY a=4'b1000;#DELY a=4'b1001;#DELY a=4'b1010;#DELY a=4'b1011;#DELY a=4'b1100;#DELY a=4'b1101;#DELY a=4'b1110;#DELY a=4'b1111;#DELY $finish;endinitial $monitor($time,,,"seg=%d,a=%b",seg,a); //输出格式i定义endmodulemodule duan(a,seg); //命名模块名字input[3:0] a;output[7:0] seg; //定义输入与输出reg[7:0] seg_r;reg[3:0] a_r; // 定义seg_r与a_r2个reg型数据assign seg=seg_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin a_r=a;case(a_r) //七段译码4'b0000:seg_r = 8'hc0; //显示04'b0001:seg_r = 8'hf9; //显示14'b0010:seg_r = 8'ha4; //显示24'b0011:seg_r = 8'hb0; //显示34'b0100:seg_r = 8'h99; //显示44'b0101:seg_r = 8'h92; //显示54'b0110:seg_r = 8'h82; //显示64'b0111:seg_r = 8'hf8; //显示74'b1000:seg_r = 8'h80; ///显示84'b1001:seg_r = 8'h90; //显示94'b1010:seg_r = 8'h88; //显示a4'b1011:seg_r = 8'h83; //显示b4'b1100:seg_r = 8'hc6; //显示c4'b1101:seg_r = 8'ha1; //显示d4'b1110:seg_r = 8'h86; //显示e4'b1111:seg_r = 8'h8e; ///显示f endcase //结束case语句end //结束always语句endmodule //结束程序（2）仿真波形图（3）引脚图五、实验感想通过这次实验，让我学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA设计课程实验报告实验题目：数码管动态显示实验学院名称：专业：电子信息工程班级：姓名：高胜学号小组成员：指导教师：一、实验目的学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
二、设计任务及要求1、在SmartSOPC实验箱上完成数码管动态显示自己学号的后八个数字。
2、放慢扫描速度演示动态显示的原理过程。
三、系统设计1、整体设计方案数码管的八个段a,b,c,d,e,f,g,h（h是小数点）都分别连接到SEG0~SEG7，8个数码管分别由八个选通信号DIG0~DIG7来选择，被选通的数码管显示数据，其余关闭。
如果希望8个数码管显示希望的数据，就必须使得8个选通信号DIG0~DIG7分别被单独选通，并在此同时，在段信号输入口SEG0~SEG7加上该对应数码管上显示的数据，于是随着选通信号的扫描就能实现动态扫描显示的目的。
虽然每次只有1个数码管显示，但只要扫描显示速率足够快，利用人眼的视觉余辉效应，我们仍会感觉所有的数码管都在同时显示。
2、功能模块电路设（1）输入输出模块框图（见图1）图1（2）模块逻辑表达（见表1）表1（数码管显示真值表）clk_1k dig seg↑01111111 C0↑10111111 F9注：数码管显示为01180121（3）算法流程图（见图2）（4）Verilog源代码module scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0]count; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule四、系统调试（1）仿真代码`timescale 1ns/1nsmodule scan_ledfz;reg clk_1k;reg[31:0] d;wire[7:0] dig;wire[7:0] seg;parameter dely=100;scan_led u1(clk_1k,d,dig,seg);always #(dely/2)clk_1k=~clk_1k;initial beginclk_1k=0;d=32'h01180134;#dely ;#dely ;#dely ;#dely ;#dely ;#(dely*20);#dely $finish;endinitial $monitor($time,,,"%b,%d,%h,%h",clk_1k,d,dig,seg); endmodulemodule scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0] count=3'b000; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule位码代码仿真代码`timescale 1ns/1nsmodule smg_tp; //测试模块的名字reg [2:0] c; //测试输入信号定义为reg型wire[7:0] dig; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒wei u1(c,dig); //调用测试对象initial begin //激励波形设定c=3'b0;#DEL Y c=3'b001 ;#DEL Y c=3'b010 ;#DEL Y c=3'b100 ;#DEL Y c=3'b101 ;#DEL Y c=3'b110 ;#DEL Y c=3'b111 ;#DEL Y $finish;endinitial $monitor($time,,,"dig=%d,c=%b ",dig,c); //输出格式i定义endmodulemodule wei(c,dig); //命名模块名字input[2:0] c;output[7:0] dig; //定义输入与输出reg[7:0] dig_r;reg[2:0] c_r; // 定义dig_r与c_r2个reg型数据assign dig=dig_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin c_r=c;case (c_r)3'b000:dig_r=8'b11111110; //c_r的数据变化而dig_r对于的数据变化3'b001:dig_r=8'b11111101;3'b010:dig_r=8'b11111011;3'b011:dig_r=8'b11110111;3'b100:dig_r=8'b11101111;3'b101:dig_r=8'b11011111;3'b110:dig_r=8'b10111111;3'b111:dig_r=8'b01111111;default: dig_r=8'b11111111;endcase //结束case语句end //结束always语句endmodule //结束程序译码器代码仿真代码`timescale 1ns/1nsmodule duan_tp; //测试模块的名字reg[3:0] a; //测试输入信号定义为reg型wire[7:0] seg; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒duan u1(a,seg); //调用测试对象initial begin //激励波形设定a=4'b0;#DELY a=4'b0001;#DELY a=4'b0010;#DELY a=4'b0011;#DELY a=4'b0100;#DELY a=4'b0101;#DELY a=4'b0110;#DELY a=4'b0111;#DELY a=4'b1000;#DELY a=4'b1001;#DELY a=4'b1010;#DELY a=4'b1011;#DELY a=4'b1100;#DELY a=4'b1101;#DELY a=4'b1110;#DELY a=4'b1111;#DELY $finish;endinitial $monitor($time,,,"seg=%d,a=%b",seg,a); //输出格式i定义endmodulemodule duan(a,seg); //命名模块名字input[3:0] a;output[7:0] seg; //定义输入与输出reg[7:0] seg_r;reg[3:0] a_r; // 定义seg_r与a_r2个reg型数据assign seg=seg_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin a_r=a;case(a_r) //七段译码4'b0000:seg_r = 8'hc0; //显示04'b0001:seg_r = 8'hf9; //显示14'b0010:seg_r = 8'ha4; //显示24'b0011:seg_r = 8'hb0; //显示34'b0100:seg_r = 8'h99; //显示44'b0101:seg_r = 8'h92; //显示54'b0110:seg_r = 8'h82; //显示64'b0111:seg_r = 8'hf8; //显示74'b1000:seg_r = 8'h80; ///显示84'b1001:seg_r = 8'h90; //显示94'b1010:seg_r = 8'h88; //显示a4'b1011:seg_r = 8'h83; //显示b4'b1100:seg_r = 8'hc6; //显示c4'b1101:seg_r = 8'ha1; //显示d4'b1110:seg_r = 8'h86; //显示e4'b1111:seg_r = 8'h8e; ///显示f endcase //结束case语句end //结束always语句endmodule //结束程序（2）仿真波形图（3）引脚图五、实验感想通过这次实验，让我学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。