数字逻辑设计第五章(4)

0
1
1
1
CO = X·Y + Y·CI + X·CI
= X·Y + (X+Y)·CI
S = X Y CI
X S Y CO CI
6
串行进位加法器
X0 Y0
X Y CO S
X1 Y1
C1
X CI S Y CO
X2 Y2
C2
X CI S Y CO
X3 Y3 C3
X CI S Y CO
C0 =0
CI
全加器真值表
Ci X Y Ci+1S 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
Ci+1 = (Xi· Yi) + (Xi+Yi)· Ci = Gi + Pi · Ci
进位传递信号 进位产生信号
真值表
S1 S0 A B 0 0 0 0 0 0 0 1
Y
3、电路处理
注意有效电平
13
第6章 组合电路设计实例
桶式移位器 简单浮点编码器 双优先级编码器 级联比较器 关模比较器
14
桶式移位器

具有n个数据输入和n个数据输出 控制输入：指定输入输出之间如何移动数据 （移位方向、移位类型、移动的位数） 设计一个简单16位桶式移位器（向左移位）
奇偶校验器
比较器
使能端作为数据输入端
2
内容回顾
译码器
奇校验：输入有奇数个1，输出为1
偶校验：输入有偶数个1，输出为1 利用异或运算实现 9位奇偶发生器74x280 奇偶校验的应用 —— 检测代码在传输和存储 过程中是否出现差错。
编码器
三态器件
多路复用器
奇偶校验器
DIN[5:0,15,14]
74x251
74x251
利用多路复用器，
DIN[0,15:9]
DIN[8:1] DIN[15:8] DIN[7:0] 74x251 74x251
通过控制数据输 入端的连接使输 出产生移位。
74x251
74x251 S[2:0]
DIN[15:0]
S[3:0]
19
负载太大
S3
74x148 EI A2~A0 GS I7~I0 EO
74x138
GI G2A,B CBA Y7~Y0 A[2:0] AVALID
74x148
EI
I7 I0
A2~A0 GS EO
B[2:0] BVALID
R_L[7:0] 最高优先输入为0，其余输入为1
27
关模比较器
输入：两个8位无符号二进制整数
数字逻辑设计及应用
第5章 组合逻辑设计实践
文档标准和电路定时 常用的中规模组合逻辑器件
1
内容回顾
译码器
标准MSI多路复用器
编码器
三态器件
74x151、 74x153、74x157
扩展多路复用器 利用多路复用器实现逻辑函数 多路分配器 —— 利用带使能端的译码器
多路复用器
方案二：利用74x157
如何利用2输入4位多路复用控制移位？
74x157
G S A4~A0 Y4~Y0 B4~B0 基本原理：
DIN[3:0] DIN[2:0,3]
利用多路复用器，
通过控制数据输 入端的连接使输 出产生移位。
当S=0时，Y=A，不移位
当S=1时，Y=B，相当于右移一位
改变A端输入数据的连接顺序 可以使输出：左/右移动一或多位
15
方案一：利用74x151
1、如何扩展路复用器？
16个输入端；4个地址选择端；
D[15:0] S[2:0] D[15:8] S3 S[2:0] D[7:0] S[3:0]
16
74x151
EN A B C D0 D7
Y Y
EN CBA D7~D0 EN CBA D7~D0
Y
Y Y
Y
当S=0101时 Y=D5
用4位控制输入S[3:0]指定移动位数，例: S=0101， 若输入：0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
则输出：5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4
思路：输出的每一位都是从16个输入中选出的。 ——多路复用器（数据选择器）
Y
Y Y 当 S=0101时 通过控制数据 Y=D5 输入端的连接
17
DIN[14:7]
P334 图6-1
DIN[6:0,15] DIN[13:6]
74x151 74x151
DOUT15
DIN[5:0,15,14]
74x151
74x151
DOUT14
DIN[0,15:9]
DIN[8:1] DIN[15:8] DIN[7:0]
74x151 74x151
DOUT1
74x151
74x151 S[2:0]
DOUT0
DIN[15:0]
S[3:0]
18
S3
DOUT[15:0]
DIN[14:7]
P334 图6-1
DIN[6:0,15] DIN[13:6]
74x251 74x251
DOUT[15:0] 利用三态输出 74x251 基本原理：
= G1+P1· G0+ P1· P0 · C0
…… Cn = Gn+Pn· Cn （P307）
11
MSI算术逻辑单元
ALU，arithmetic and logic unit 对2个b位的操作数进行若干不同的算术和逻辑运算 74x181
选择特定操作 0算术/1逻辑
S0~S3 M CIN A0~A3 B0~B3
74x148
EI
B10_L B4_L B3_L I7 I1 I0
A2 A1 A0 GS EO
E2_L E1_L E0_L
11010110100 00100101111 00000000010 B ＝ M× 2 ＋ T
通常 M3=1 只有B10_L～B3_L都无效 M3=0 （由GS端获得）
E
24
（1）如何确定第一个“1”的位置？ P337 图6-3 （2）如何确定3位指数？ （3）如何从第一个“1”开始选出4位M3M2M1M0？
G P A=B
F0~F3
COUT
输入数据
输入数据
P310 表5-52
12
功能表
设计函数发生器，其功能表如下： S1 S0
Y A·B A+B A B A’
1、填写真值表
2、选择器件
用基本门电路实现 利用卡诺图化简 用译码器实现 转换为最小项之和 用数据选择器实现
0 0 1 1
0 1 0 1
22
74x157 74x157 74x157 74x157 S1 移动2位
74x157 74x157 74x157 74x157 S2 移动4位
74x157 74x157 74x157 74x157 S3 移动8位
节省器件，延迟大，P335 图6-2
浮点编码器
11010110100 ＝ 1101×2 2 ＋ 0110100 5101 00100101111 ＝ 1001×2 2 ＋ 01111 0 000 00000000010 ＝ 0010×2 ＋ 0 浮点数的表示： B ＝ 首先解决的几个问题：
C4
S0
S1
S2
S3
缺点：运算速度慢，有较大的传输延迟 tADD = tXYCout + (n-2)*tCinCout + tCinS —— 提高速度：并行加法器
7
回顾：串行比较器
串行比较器
X0 Y0 X1 Y1
EQN-1
XN-1 YN-1
X Y CMP EQN EQI EQO
1
X Y X Y CMP CMP EQ1 EQ2 EQI EQO EQI EQO
DI[11:8]
DI[10:7]
YO[11:8]
DI[7:4]
DI[6:3]
YO[7:4]
DI[3:0]
DI[2:0,15]
YO[3:0]
DI[15:0]
S0
YO[15:0]
DI[15:0]
DO[15:0]
74x157 74x157 74x157 74x157 S[3:0] S0 Si=1： 移动1位 Si=0： 不移动
主 输 入
PI0 C0 边 界 输 入 PI PO C1 PI1 PI PO C2 级联输出 PIn-1 PI PO Cn 边 界 输 出
CI
CO
CI
CO
CI
CO
PO0
PO1
POn-1
主 输 出
9
并行进位加法器
先行进位法：第 i 位的进位输入信号
可以由该位以前的各位状态决定。
一位全加器：S = X Y Ci Ci+1 = X·Y + (X+Y)·Ci
X和Y
74x157
G 1Y~4Y S 1A~4A 1B~4B
一个控制信号 M 输出：8位无符号二进制整数 Z
逻辑功能：M
= 1，Z = min(X,Y)
M = 0，Z = max(X,Y)
相加的和：S = A’·B + A·B’ =AB
向高位的进位：CO = A·B
5
5.10 加法器
半加器（half adder）和 全加器（full adder）
CO XY 00 01 11 10 CI 0 0 0 1 0