集成电路实验报告 (2)
集成电路实验报告
集成电路分析与设计实验报告姓名：胡鑫旭班级：130242学号：13024229成绩：目录实验2 Linux 环境下基本操作 (3)1.实验目的 (3)2.实验设备与软件 (3)3.实验内容和步骤 (3)4.实验结果和分析 (3)5.心得体会 (5)实验3 RTL Compiler 对数字低通滤波器电路的综合 (6)1.实验目的 (6)2.实验设备与软件 (6)3.实验内容与步骤 (6)4.实验结果与分析 (6)5.心得体会 (12)实验4 NC 对数字低通滤波器电路的仿真 (12)1.实验目的 (12)2.实验设备与软件 (13)3.实验内容与步骤 (13)4.实验结果与分析 (13)5.心得体会 (15)实验5 反相器设计 (16)1.实验目的 (16)2.实验设备与软件 (16)3.实验内容与步骤 (16)4.实验结果与分析 (18)5.心得体会 (21)实验2 Linux 环境下基本操作1.实验目的1. 熟悉linux 文件、目录管理命令。
2. 熟悉linux 文件链接命令。
3. 熟悉linux 下文件编辑命令。
2.实验设备与软件集成电路设计终端Linux RedHat AS43.实验内容和步骤1.系统登陆启动计算机，选择启动linux输入用户名：cdsuser，输入密码：cdsuser至此，完成系统启动，并作为用户cdsuser 登录2. 创建终端和工作文件夹在桌面区域单击右键，选择New Terminal，至此进入命令行模式（可根据需要打开多个）。
键入察看当前目录命令：pwd ↙说明：此时出现的是当前用户的根文件夹路径。
路径指的是一个文件夹或文件在系统中的位置。
Linux 根路径为“/”;当前路径为“./”; 当前路径的上一级路径为“../ ”。
使用从根路径开始的路径名称成为绝对路径，如“/home/holygan/”。
利用“../”，“./”等方式定义的路径名称成为相对路径，如“../holygan/”。
中规模集成电路的应用实验报告
中规模集成电路的应⽤实验报告1. 74ls139功能验证基本功能验证：如右图2. 74ls148功能验证基本功能验证：如下图3.⽤74ls138以及74ls00实现全加器、全减器（1）实验分析：74ls138三个输⼊对应8个输出，意思就是⼀个3位的⼆进制输⼊对应⼀个10进制的⼀位例如ABC输⼊111那他那边的Y就会输出对应的⼀个位置如果ABC译码为8那Y⾥⾯就有⼀个位被弄为低电平。
74ls138就是38译码器，是TTL系列的，也就是74系列，有三个输⼊端A0，A1，A2，其中A2是⾼位，输出是⼋个低电平输出Y0 ~ Y7，⼯作电压⼀般的5V。
（2）⽤74ls138、74ls00实现全加器电路图如下：（4）全减器真值表：⽤74LS138、74LS00实现全减器电路图如下：74ls247验证如右图74ls248验证如下图74ls85验证如下图74ls283将8421码转为余3码（如右图）J1端为输⼊8421码端。
灯X1、X2、X3、X4分别代表余三循环码的四位⾼低电平，灯亮代表⾼电平1,灯灭代表低电平0.（如下图）输⼊为8421码制的0111时输出为相对应的余三码制的应为1111，结果如下图：1.74LS74加法器（左图）74LS74减法器（左图）74LS112加法器（下图） 74LS112减法器（下图）74ls160：1.⽤于快速计数的内部超前进位2.⽤于n 位级联的进位输出3.同步可编程序4.有置数控制线5.⼆极管箝位输⼊6.直接清零同步计数74ls160是⼗进制计数器，也就是说它只能记⼗个数从0000-1001（0-9）到9之后再来时钟就回到0，⾸先是clk，这是时钟。
之后是rco，这是输出，MR是复位低电频有效（图上接线前⾯花圈的都是低电平有效）load是置数信号，当他为低电平时，在始终作⽤下读⼊D0到D3。
为了使161正常⼯作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。
这种同步可预置⼗进计数器是由四个D型触发器和若⼲个门电路构成，内部有超前进位，具有计数、置数、禁⽌、直接（异步）清零等功能。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
数字集成电路设计实验报告
数字集成电路设计实验报告
摘要：
本实验旨在设计一个数字集成电路，实现特定功能。
本报告将介绍实验目的、背景和理论知识、设计方法、实验步骤、结果分析和讨论以及实验总结。
1.实验目的：
设计一个数字集成电路，实现特定功能，并通过实验验证设计的正确性和可行性。
2.背景和理论知识：
简要介绍数字集成电路的基本概念和原理，并介绍与本实验相关的理论知识，包括逻辑门、布尔代数、时序电路等。
3.设计方法：
本部分将详细介绍实验中采用的设计方法，包括采用的逻辑门类型、布尔代数的转换方法、时序电路的设计方法等。
4.实验步骤：
本部分将详细描述实验的具体步骤，包括电路图的绘制、器件的选择和布局、逻辑设计的步骤、时序电路的设计方法、电路的仿真等。
5.结果分析和讨论：
本部分将对实验结果进行分析和讨论，比较设计与实际结果的差异，分析可能的原因，并讨论实验的局限性和改进方向。
6.实验总结：
总结实验过程中的收获和经验，评估实验的结果和设计的可行性，并提出对未来工作的展望和建议。
通过对数字集成电路设计实验的详细介绍和分析，本报告旨在提供一份完整的实验报告，帮助读者理解实验过程和结果，并为今后的设计工作提供参考。
集成元件实验报告总结
一、实验目的本次实验旨在通过实际操作，加深对集成元件的理解和认识，掌握集成元件的基本应用，并锻炼学生的动手能力和分析问题、解决问题的能力。
二、实验内容1. 集成门电路实验（1）实验目的：验证常用集成门电路的逻辑功能，熟悉各种门电路的逻辑符号，了解TTL集成电路的特点、使用规则和使用方法。
（2）实验内容：测试74LS00四2输入与非门、74LS86四2输入异或门、74LS11三3输入与门、74LS32四2输入或门、74LS04反相器的逻辑功能。
2. 集成运算放大电路实验（1）实验目的：进一步理解集成运算放大器线性应用电路的特点，掌握集成运算放大器基本线性应用电路的设计方法，了解限幅放大器的转移特性以及转移特性曲线的绘制方法。
（2）实验内容：搭建反相比例放大电路、同相比例放大电路、差动放大电路，观察输入输出波形，分析电路特性。
3. 集成计数器实验（1）实验目的：掌握集成计数器构成N进制的计数器的连接方法，了解构成模长M进制计数器的原理。
（2）实验内容：设计并搭建60进制计数电路，观察七段数码显示器计数状态的变化过程，并记录该状态循环。
三、实验结果与分析1. 集成门电路实验实验结果表明，各种门电路的逻辑功能符合预期，能够实现逻辑运算。
通过实验，我们熟悉了各种门电路的逻辑符号，了解了TTL集成电路的特点、使用规则和使用方法。
2. 集成运算放大电路实验实验结果表明，反相比例放大电路、同相比例放大电路、差动放大电路均能正常工作，输入输出波形符合预期。
通过实验，我们进一步理解了集成运算放大器线性应用电路的特点，掌握了集成运算放大器基本线性应用电路的设计方法，了解了限幅放大器的转移特性以及转移特性曲线的绘制方法。
3. 集成计数器实验实验结果表明，60进制计数电路能够正常工作，七段数码显示器计数状态的变化过程符合预期。
通过实验，我们掌握了集成计数器构成N进制的计数器的连接方法，了解了构成模长M进制计数器的原理。
四、实验心得与体会1. 通过本次实验，我对集成元件有了更加深入的理解和认识，提高了自己的动手能力和分析问题、解决问题的能力。
集成电路门实验报告
一、实验目的1. 理解集成电路门的基本原理和组成；2. 掌握常用集成电路门的逻辑功能；3. 学习使用Multisim软件进行电路仿真；4. 培养动手能力和实验操作技能。
二、实验原理集成电路门是数字电路中最基本的逻辑单元，主要包括与门、或门、非门、异或门等。
这些门电路具有特定的逻辑功能，可以通过组合实现复杂的逻辑运算。
本实验主要研究TTL集成电路门的逻辑功能。
三、实验器材1. 数字电路实验箱；2. 万用表；3. 74LS00四2输入与非门；4. 74LS86四2输入异或门；5. 74LS11三3输入与门；6. 74LS32四2输入或门；7. 74LS04反相器；8. Multisim软件。
四、实验内容1. 与门实验（1）实验目的：验证与门的逻辑功能。
（2）实验步骤：① 在Multisim软件中搭建与门电路，选择74LS11三3输入与门作为测试器件；② 按照实验要求，改变输入端A、B、C的状态，观察输出端F的状态；③ 记录实验数据，分析实验结果。
（3）实验结果与分析：实验结果显示，当输入端A、B、C都为高电平时，输出端F才为高电平，符合与门的逻辑功能。
2. 或门实验（1）实验目的：验证或门的逻辑功能。
（2）实验步骤：① 在Multisim软件中搭建或门电路，选择74LS32四2输入或门作为测试器件；② 按照实验要求，改变输入端A、B的状态，观察输出端F的状态；③ 记录实验数据，分析实验结果。
（3）实验结果与分析：实验结果显示，当输入端A、B中至少有一个为高电平时，输出端F为高电平，符合或门的逻辑功能。
3. 非门实验（1）实验目的：验证非门的逻辑功能。
（2）实验步骤：① 在Multisim软件中搭建非门电路，选择74LS04反相器作为测试器件；② 按照实验要求，改变输入端A的状态，观察输出端F的状态；③ 记录实验数据，分析实验结果。
（3）实验结果与分析：实验结果显示，当输入端A为高电平时，输出端F为低电平；当输入端A为低电平时，输出端F为高电平，符合非门的逻辑功能。
集成电路的外观形貌观察实验报告
集成电路的外观形貌观察实验报告实验目的：观察集成电路的外观形貌，了解其结构和特点。
实验原理：集成电路是由多个电子器件（如晶体管、电容器、电阻器等）通过一定的工艺步骤，集成在一块半导体片上，形成一个完整的电路。
根据用途和结构的不同，集成电路可以分为不同的类型，如数字集成电路、模拟集成电路、混合集成电路等。
不同类型的集成电路有不同的外观形貌。
实验步骤：1. 在实验台上准备好显微镜、集成电路样品和相关仪器。
2. 将集成电路样品放置在显微镜下，并调节显微镜的放大倍数，使集成电路的每个区域都能够清晰观察到。
3. 仔细观察集成电路的外观形貌，包括整体结构、连接线路、器件等。
4. 对集成电路的封装外观进行观察和描述，如封装形式、引脚排列等。
5. 对集成电路的芯片结构进行观察和描述，如晶体管的布局、电阻器和电容器的位置等。
6. 根据观察到的外观特征，分析集成电路的类型和用途。
实验结果与分析：集成电路的外观形貌观察结果将根据具体实验所用的集成电路类型进行描述。
以下是针对几种常见集成电路类型的观察结果和分析：1. 数字集成电路（如逻辑门、计数器等）：数字集成电路的外观形貌通常是由多个晶体管和电阻器组成的线路图案。
通过显微镜观察，可以看到晶体管的形状和排列方式，以及层层叠加的金属线路连接。
2. 模拟集成电路（如放大器、滤波器等）：模拟集成电路的外观形貌通常是由多个晶体管、电容器和电阻器等器件组成的。
观察过程中，可以看到不同器件的布局和连接方式，如晶体管的位置和排列顺序，电容器和电阻器的封装形式等。
3. 混合集成电路（如模拟数字转换器、放大器芯片等）：混合集成电路的外观形貌通常是数字电路和模拟电路结合在一起的。
通过观察，可以看到数字电路和模拟电路之间的连接和布局关系。
根据实验观察的外观特征，可以初步判断集成电路的类型和用途。
同时，可以了解集成电路的封装形式和框架结构，对后续的电路设计和应用有一定的参考价值。
实验结论：通过观察集成电路的外观形貌，可以了解其结构和特点，初步判断其类型和用途。
电子科技大学集成电路实验报告——模拟集成电路
CMOS 模拟集成电路设计及HSPICE 使用实验学时：4学时实验一 CMOS 工艺参数测量 一、实验目的：学习和掌握EDA 仿真软件Hspice ；了解CMOS 工艺技术及元器件模型，掌握MOSFET 工作原理及其电压电流特征；通过仿真和计算，获得CMOS 中NMOS 和PMOS 的工艺参数,,,,,p n p n tp tn k k V V λλ，为后续实验作准备。
二、实验内容：1） 通过Hspice 仿真，观察NMOS 和PMOS 管子的I-V 特性曲线；2）对于给定长宽的MOSFET ，通过Hspice 仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式21()()(1)2DSn n n GS tn n DS WI K V V V Lλ=-+，求得对应的工艺参数,,,,,p n p n tp tn k k V V λλ 。
三、实验结果：本实验中所测试的NMOS 管、PMOS 管L=1u ，W 由学号确定。
先确定W 。
W 等于学号的最后一位，若学号最后一位=0，则W=10u 。
所以，本实验中所测试的NMOS 管、PMOS 管的尺寸为：L=1u ，W=（ 8 ）u 。
（1） 测0.5um 下NMOS 和PMOS 管的I-V 特性曲线所用工艺模型是 TSMC 0.50um 。
所测得的Vgs=1V 时，NMOS 管Vds 从0V 到2.5V 变化时的I-V 特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V CharacteristicM1 OUT IN 0 0 CMOSn L=1U W=8UVIN IN 0 1VOUT OUT 0 1.2.OPTIONS LIST NODE POST*.DC VOUT 0 2.5 0.1.DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M1).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的NMOS 管电流曲线为：所测的数据如下表：Ids Vds1V 1.5V Vgs 1V65．4uA 66．5 1.2V14．014．4根据公式21()()(1)2DSn n n GS tn n DS I K V V V Lλ=-+，计算,,n n tn k V λ，分别为： -611910,0.028, 1.37n n tn k V λ≈⨯≈≈测试PMOS 管相关参数，Hspice 中仿真用源文件（.sp 文件）为： POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的PMOS 管电流曲线为：所测的数据如下表：Isd Vsd1V 1.5VVsg 1V 1．17 1．181.2V 4．87 5．15计算TSMC 0.50um 工艺中 pmos 参数p p tp ，分别为：-654.8910,0.017,0.927p p tp K V λ≈⨯≈≈综上所述，可得：TSMC 0.50um 工艺参数=n λ0.028=p λ0.017=tn V 0.37V=tp V 0.927V2/119V A K n μ=2/89.54V A K p μ=四、思考题2） 不同工艺，,p n λλ不同。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验 3 使用T-Spice 进行单元电路的瞬时分析3.1 实验目的及要求1．进一步熟悉Tanner Pro 软件中T-Spice 软件的使用；2．掌握使用T-Spice 分析简单电路的方法与操作流程，从而学会分析较为复杂的逻辑电路。
3.2 实验内容3.2.1 反相器瞬时分析（1）打开S-Edit，由于本实例中所使用的电路需要在反相器电路的基础上进行适当修改，为不影响后面的版图设计，同学们可以建立新文件EX3，将EX2 中反相器模块复制到EX3 文件中，再打开加入电源进行适当修改即可。
反相器电路设计较为简单，在此只是教大家掌握复制模块的方法，希望大家掌握。
（2）复制inv 模块方法如下：先打开实验 2 中设计的“EX2.sdb”。
进行复制前必须回到EX3 文件环境，方法为选择Module－>Open 命令，打开Open Module 对话框，在Files下拉列表中选择EX3，单击OK 回到EX3 环境，才能进行复制模块操作。
选择Module－>Copy命令，打开Copy Module 对话框，在下拉列表中选择EX2 选项，在Select Module To Copy列表中选择inv 选项，单击OK 按钮即可。
（3）加入工作电源：inv 模块在电路设计模式下，选择Moudle－>Symbol Browser 命令，在Library 列表框中选择spice 组件库，其中有很多电压源符号，选取直流电压源Source_v_dc 作为此电路的工作电压源。
直流电压源Source_v_dc 符号有正（+）端与负（－）端。
在inv 模块编辑窗口中直流电压源有两种接法可以直接连线接到原电路图的Vdd 与Gnd，也可另外复制两个Vdd 与Gnd（Ctrl＋C 复制Ctrl＋V 粘贴）接到电压源正负极，虽然两个全域符号Vdd 与Gnd 符号分开放置，但两个分离的Vdd 符号实际上是接到同一个节点，而两个Gnd 符号也是共同接地的。
（4）加入输入信号：选择Moudle－>Symbol Browser 命令，在Library 列表框中选择spice 组件库，选取脉冲电压源Source_v_pulse 作为反相器输入信号，将脉冲电压源Source_v_pulse 符号的正端接输入端口in，负端接Gnd，编辑完成。
为避免文件混杂且便于分辨可将原模块名称改为“inv_tran”，方便日后应用于其他的分析中。
（5）输出成SPICE 文件：此操作有两种方法前面已经介绍过了，可以直接单击S-Edit右上方的按钮，则会自动输出成SPICE 格式并打开T-Spice 程序。
(6)加载包含文件:由于不同的流程有不同的特性,在模拟之前必须要引入MOS 组件的模型文件,此模型文件内有包括电容电阻系数等数据,以供T-Spice 模拟之用。
本实验是引用 1.25um 的CMOS 流程组件模型文件“m12_125.md”。
鼠标移至主要电路前，选择Edit－>Insert Command 命令或点击，打开T-Spice Command Tool 对话框，在左边列表框中选择Files选项。
此时窗口将出现3个选项，单击Include Files按钮，点击下方的CreateCommand 按钮，在\tanner EDA\T-Spice Pro\models 下找到m12_125.md 文件，点击InsertCommand 添加即可。
添加完成出现如下指令：.include “C:\ProgramFiles\Tanner EDA\T-Spice Pro\models\ml2_125.md”（7）分析设定：瞬时分析必须下瞬时分析指令，将鼠标移至文件尾，按上面的方法在此打开打开T-Spice Command Tool 对话框，在选项中选Analysis 选项，并选择其中的Transient 选项。
单击Transient 按钮后点击Create Command 按钮出现，设定其时间间隔与分析时间范围，此处模拟时间间隔可设定为1ns，总模拟时间则为400ns，单击Insert Command 后完成添加。
添加完成出现如下指令：“.tran 1n 400n”。
（8）输出设定：观察瞬时分析结果，要设定观察哪些节点的瞬时分析电压或者电流，在此要观察的是输入节点in 与输出节点out 的电压模拟结果。
鼠标移至文件尾，按上面的方法在此打开T-Spice Command Tool 对话框，在选项中选Output，在点击Transientresults 按钮后点击Create Command 。
在Node name 中填上“in”然后Add 添加，同样填上“out”然后Add 添加，添加完出现如下指令：“.print tran v(in) v(out)”此处需注意：输入输出节点名称包括大小写必须与电路中节点名称一致。
（9）进行模拟：在完成SPICE 文件设定后，点保存，选择Simulate－>Start Simulate命令或者单击命令，打开Run Simulate 对话框，单击Start Simulation 按钮，则会出现模拟结果的报告“Simulation Status”，并自动打开W-Edit 窗口来观看模拟波形图。
也可在W-Edit 中观看模拟结果“inv_tran.out”的图形显示，选择工具图样来分离v（in）曲线与v（out）图样。
3.3实验结果反相器电路瞬时分析输出dx=学号=23.4.实验体会进一步熟悉Tanner Pro 软件中T-Spice 软件的使用，掌握使用T-Spice 分析简单电路的方法与操作流程，学会了用代码表示电路。
3.5.软件优缺点相比用图形进行电路绘制T-Spice 直接通过代码表示电路虽然没有图形的清晰明确，但却更加方便更改操作，分析各种情况。
实验 4 使用L-Edit 编辑单元电路布局图4.1 实验目的及要求1．进一步熟悉Tanner Pro 软件中L-Edit 软件的使用；2．了解和掌握用L-Edit 画简单逻辑电路布局图的流程和方法，并能画出简单逻辑电路的布局图。
4.2 实验内容4.2.1 使用L-Edit 画PMOS 布局图（1）打开L-Edit 程序：打开L-Edit 后，选择File－>Save As 另存新文件，在文件名中输入新文件名称。
（2）取代设定：选择File－>Replace Setup 命令，单击出现的对话框From file 下拉列表右侧的Browser 按钮，选择“C:\Program Files\Tanner EDA\L-Edit\spr\example1\lights.tdb”文件，单击OK 按钮，就可将lights.tdb 文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。
（3）设计环境设定：绘制布局图，必须有确实的大小，因此要绘图前先要确认或设定坐标与实际长度的关系。
选择Set－>Design 命令，打开Setup Design 对话框，本实验中技术单位Technology units 为以Lambda 为单位，而Lambda 单位与内部单位Internal Unit的关系可在Technology setup 选项组中设定，如图4.3.2 所示，设定1 个Lambda 为1000个Internal Unit，也设定1 个Lambda 等于1 个Micron。
接着选择Grid 选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。
本实验在Grid display 选项组中设定 1 个显示的格点（Displayed grid）等于 1 个坐标单位（Locator unit），在Suppress grid less than 文本框中设定当格点距离小于8 个象素（Pixels）时不显示：在 C ursor type 选项中设定鼠标光标显示为Smooth 类型，在Mousesnap grid文本框中设定鼠标锁定的格点为0.5个坐标单位（Locator Unit）；在One LocatorUnite 文本框中设定1 个坐标单位为1000 个内部单位（Internal Units）。
设定结果为1个格点等于1 个坐标单位也等于 1 个Micron。
（4）绘制N Well 图层：L-Edit 编辑环境是预设在P 型基板上，故不需要定义出P 型基板范围，而在P 型基板上制作PMOS 的第一步，流程上先要作出N Well 区，即需要设计光罩以限定N Well 的区域。
绘制N Well 布局图必须先了解是使用哪种流程的设计规则，本实验是使用MOSIS/ORBIT 2.0U 的设计规则。
观看N Well 绘制要遵守的设计规则可单击按钮，单击其中的Setup 按钮，再从其中的Rules list 列表框选择 1.1 Well Minimum Width选项，可知N Well 的最小宽度有10 个Lambda 的要求。
选取Layers 面板下拉列表中的N Well 选项，使工具被选取，再从Drawing 工具栏选择工具，画出占据横24 格纵向15 格的方形N Well。
（5）截面观察：L-Edit 有一个观察截面的功能，可以利用该布局图设计出的组件的制作流程与结果。
选择Tools－>Cross-Section 命令或单击按钮，打开对话框单击对话框的Browser 按钮，在弹出的对话框中选择\…\ L-Edit83 \SPR\example1\lights.xst 文件，再单击Pick 按钮再编辑画面选择要观察的位置，再单击OK 按钮。
（6）绘制Active 图层：主动区（Active）图层在流程上的意义是定义PMOS 或NMOS的范围，Active 以外的地方是厚氧化层区，故需要设计光罩以限定Active 的区域，但要注意PMOS 的Active 图层要绘制在N Well 图层之内。
可以以上面同样的方法观察Active 图层绘制要遵守的设计规则，从Rules list 列表框中选择2.1Active Minimum Width 选项，可知Active 的最小宽度为 3 个Lambda 的要求。
同步骤4 中所述选取Layers 面板中的Active 选项，画出占据横向14 格纵向5 格的方形Active 于N Well 图层中然后进行截面观察。
(7)设计规则检查：选择Tools－>DRC 命令，打开Design Rule Check 对话框，选中Write errors to file 复选框将错误项目记录致Cell0.drc 文件或自行取文件名，若单击“确定”按钮，则进行设计规则检查。