集成电路综合实验报告
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路综合设计实验报告
集成电路设计综合实验报告学院：电控学院班级：微电子1001班姓名：xxx学号：xxxxxxxxxx一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1、反向提取给定电路模块，要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
）（1）实验原理标准CMOS工艺下的集成半导体器件主要有NMOS晶体管、PMOS晶体管、多晶硅电阻和多晶硅电容等。
在P型衬底N阱CMOS工艺中，NMOS 晶体管直接制作在衬底材料上，PMOS晶体管制作在N阱中。
在集成电路版图的照片中，NMOS管阵列和PMOS管阵列一般分别制作在不同区域，PMOS管阵列制作在几个N阱内，NMOS管阵列制作在多个区域。
这一点在照片中可以明显地区分开来。
N阱和两种有源区存在较为明显的颜色差别。
通过对N阱、P型有源区和N型有源区的颜色辨别，可以确认PMOS 管阵列和NMOS管阵列位置。
N型选择区和有源区共同构成了N型掺杂区，P型选择区和有源区共同构成了P型掺杂区。
在实际的电路连接关系中接触孔的多少取决于晶体管的连接关系，当晶体管一侧或两侧与其它器件存在物理连接时，不需要接触孔。
从图中可以看出，形成晶体管的重要结构是多晶硅与有源区的十字交叉区域，只要存在多晶硅栅和某种有源区十字交叉图形，就可以确定一只晶体管的位置，进而通过测量可以确定其宽长比参数。
确定MOS管的类别主要是通过观察该十字交叉区域是否在N阱区域内，N阱区域内为PMOS晶体管，阱外则为NMOS晶体管。
在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。
在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。
模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。
集成电路设计实验报告
集成电路设计实验报告时间：2011年12月实验一原理图设计一、实验目的1.学会使用Unix操作系统2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件二：实验内容使用schematic软件，设计出D触发器，设置好参数。
二、实验步骤1、在桌面上点击Xstart图标2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入用户密码，在protocol：中选择telnet类型3、点击菜单上的Run！，即可进入该用户unix界面4、系统中用户名为“test9”，密码为test1234565、在命令行中（提示符后，如：test22>）键入以下命令icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。
出现的主窗口所示：6、建立库(library)：窗口分Library和Technology File两部分。
Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。
如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。
如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。
7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。
当然在Tool工具中还有很多别的工具，常用的像Composer－symbol、virtuoso－layout等，分别建立的是symbol、layout 的视图（view）。
集成电路设计综合实验报告
集成电路设计综合实验报告集成电路设计实验报告电控学院微电0902班0906090216张鹏目录1 综合实验的任务与目的 (2)2 综合实验的内容和要求 (2)3设计方案对比和论证确定 (4)4设计实现过程 (5)5验证结果说明和结论 (7)6总结版图设计技巧 (9)7 参考文献 (10)MOS集成运算放大器的版图设计1 综合实验的任务与目的集成电路设计综合实验是微电子学专业学科的实践性教学课程，其任务是向学生介绍集成电路软件设计的基本知识，基本的设计方法，学会使用专用软件进行集成电路设计，学习集成电路版图的设计及物理验证的一般方法技巧。
本次集成电路设计综合实验要求学生完成对CMOS 集成运算放大器电路的版图设计及其物理验证。
2 综合实验的内容和要求2.1 实验的内容本次集成电路设计综合实验的内容为：CMOS 集成运算放大器的版图设计以及采用DIVA工具进行物理验证。
版图设计的过程是：先进行电路分析，计算出各端点的电压及各管的电流，从而求出各管的W/L比，进而依据设计规则设计各管图形，进行布局、布线以及物理验证，最后完成整个版图设计。
2.1.1 目标电路及其性能要求目标电路原理图如图1所示，为两级CMOS集成运算放大器，其中M1～M4构成有源负载的差分输入级；M5提供该级的工作电流；M8，M9构成共源放大电路，作为输出级；M7为源跟随器，作为增益为1的缓冲器，以克服补偿电容的前馈效应，并消除零点；M6提供M7的工作电流；M10，M11组成运放的偏置电路。
图1 CMOS 集成运算放大器原理图电路的性能要求：输出电压摆幅大于V 3±；最大转换速率为s V μ/30；补偿电容Cc 为10pF 。
2.1.2 工艺选择本设计选择0.6um double metal double poly mixed signal technology 。
工艺信息描述：工艺名称：6S06DPDM-CT工艺尺寸：0.6um多晶硅层数：2铝的层数：2电压类型： 3~5V工艺参数：)/(4002s V cm N ?=μ，)(2002s V cm P ?=μ，01.0=λ，28/103.2cm F C ox -?=，V V TP 1-=，V V TN 1=。
集成实验DC实验报告
武汉大学电工电子实验教学示范中心集成电路设计实验实验报告电子信息学院电子信息工程专业2014 年 5 月 2 日实验名称逻辑综合（DC工具）实验指导教师姓名江燕婷年级2011级学号2011301200025 成绩一、预习部分1．实验目的（预期成果）2．实验基本原理（概要）3．主要仪器设备（实验条件，含必要的元器件、工具）一、实验目的1.掌握综合的基本流程和Design Compile软件的使用2.对设计进行分块设计以获得更好的综合效果；3. 对设计进行时间约束的综合。
二、实验原理1.综合DC是把RTL级的代码转化为门级网表。
综合包括翻译，优化，映射三个步骤。
优化是基于所施加的一定时序和面积的约束条件，综合器按照一定的算法对翻译结果做逻辑优化和重组。
在映射过程中，根据所施加的一定的时序和面积的约束条件，综合器从目标工艺库总搜索符合条件的单元来构成实际电路。
2.时序与面积约束通过描述其设计环境，目标任务和设计规则来系统的约束设计。
约束主要包含时序和面积信息，它们通常是从规格说明中提取出来的。
DC用这些约束去综合和优化设计以符合其目标任务。
3.环境变量，设计规则和设计优化(1)设计环境条件约束的环境变量set_operating_conditions描述了设计的工艺、电压和温度等条件；set_load定义了输出单元总的驱动能力；set_driving_cell模拟了驱动输入管脚的驱动单元的驱动电阻；set_drive指明了输入管脚的驱动强度，模拟了输入管脚的外部驱动电阻；set_wire_load用来提供估计的统计线载(wire load)信息，反过来也用线载信息模拟net 延时。
(2) 设计规则set_max_transition，set_max_ capacitance，set_max_fanout 设计规则在技术库中设置，为工艺参数所决定。
set_max_transition <value> <object list>set_max_capacitance <value> <object list>set_max_fanout <value> <object list>三. 实验设备与软件平台基于UNIX 系统的服务器、PC 机（windows）、DC 综合软件二、实验操作部分1．实验数据、表格及数据处理（综合结果概要、仿真波形图、时序分析结果、signalTAPII 结果等）2．实验操作过程（可用图表示）3．结论四. 实验内容1. 对设计进行分块设计；2. 会用DC_tcl完成设计命令；3. 时间约束设计；4.环境属性设置和规则设计。
集成电路试验报告
通用集成电路实验报告系别：电子信息工程学院专业：--- ----班级：----------小组：第六组小组成员：--- --- ------ ---指导教师：-----完成时间：2011年5月实验报告目录实验报告目录 (2)实验课题一：可调稳压电源 (3)实验课题二：触摸式“叮咚”门铃 (6)一、实验目的 (6)二、实验内容 (6)实验课题三：专用有源音箱 (9)一、实验目的 (9)二、实验内容 (9)三、实验总结 (11)实验课题四：元器件YD2822资料 (12)实验课题五:光控自动照明小灯 (18)一、实验目的 (18)二、实验内容 (18)三、实验小结 (19)全部实物照片 (20)实验课题一：可调稳压电源一、实验目的1、掌握二极管的单向导电性。
2、熟悉桥式整流的组成结构、工作原理和电路参数的计算。
3、掌握电容虑波电路的工作原理以及电路的参数计算。
4、掌握三端稳压、可调集成稳压电路的基本应用方法。
5、掌握完成直流稳压电源的设计、安装、调试、并测试其参数 二、实验内容1、电路原理图及工作原理图 电路原理图DIN4001TC20.33C3104C11000u fC4470uf1237805R 510RP 1K+-R21kLE D工作原理：第一阶段：降压。
变压器将电网220v 交流电降为符合要求的12V 交流电，并输送给整流电路。
第二阶段：整流。
此电路采用桥式整流，整流桥将变压器输出的交流电变为脉动的直流电，并输送给滤波电路。
第三阶段：滤波。
首先用大容量的电解电容滤除较大的纹波成分，再由独石电容或瓷片电容滤除其他交流成分，从而得到较平滑的直流电。
第四阶段：稳压。
经由三段集成稳压片7805得到5V 的直流电压，由于接地端接可调电阻可以得到可调的基准的电压，从而制成可调的直流稳压电源。
2、元件清单3、实物图片4、测试结果：见附表 三、实验小结名称变压器In4001 电容1000uf 电容470uf 电容104 电容333 LED电阻1K 电阻510 万用版 数量 1个4个1个1个1个1个1个 1个1个1个使我们对电子元件及电路安装有一定的感性和理性认识；培养和锻炼我们的实际着手能力。
集成电路实验报告
集成电路实验报告第一篇：集成电路实验报告集成电路实验报告班级：姓名：学号：指导老师：实验一：反相器的设计及反相器环的分析一、实验目的1、学习及掌握cadence图形输入及仿真方法；2、掌握基本反相器的原理与设计方法；3、掌握反相器电压传输特性曲线VTC的测试方法；4、分析电压传输特性曲线，确定五个关键电压VOH、VOL、VIH、VIL、VTH。
二、实验内容本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC，Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。
三、实验步骤1.在cadence环境中绘制的反相器原理图如图所示。
2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns。
其输入输出波形如图所示。
分开查看：分析：反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲，而不是直接跳变。
其主要原因是由于MOS管栅极和漏极上存在覆盖电容，在输出信号变化时，由于电容储存的电荷不能发生突变，所以在信号跳变时覆盖电容仍会发生充放电现象，进而产生了如图所示的尖脉冲。
3.测试反相器的电压传输特性曲线，采用的是直流分析(DC),我们把输入信号修改为5V直流电源，如图所示。
4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。
5.为反相器创建symbol，并调用连成反相器环，如图。
6.测量延时，对环形振荡器进行瞬态分析，仿真时间为4ns，bcd 节点的输出波形如图所示。
7.测量上升延时和下降延时。
(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。
集成电路导论实验报告
集成电路导论实验报告实验一：集成电路的基本参数测量方法实验目的：1. 了解集成电路的基本参数。
2. 学习集成电路的测量方法。
3. 掌握集成电路测量所需的仪器和设备的使用方法。
实验器材：1. 集成电路：选取常见的几种逻辑门电路芯片。
2. 集成电路测试台：包括电源、波形发生器、示波器等。
3. 测试电缆和测量仪器。
实验步骤：1. 准备集成电路和测试台，并将电源、波形发生器和示波器连接好。
2. 将集成电路插入测试台相应插槽，并按照测试仪器的要求连接电路。
3. 打开电源并设置合适的电压和频率。
4. 使用示波器观察集成电路的输入输出电压波形，并记录相应数据。
5. 根据所测数据计算集成电路的基本参数，如电压增益、功耗等。
6. 对不同类型的集成电路重复上述步骤，进行不同参数的测量。
实验结果：以74LS00为例，通过测量得到的数据如下：输入电压：2V输出电压：4V功耗：20mW增益：2实验讨论：根据测得的数据，可以看出74LS00逻辑门电路芯片在2V的输入电压下，产生4V的输出电压，且功耗为20mW。
通过计算得到的增益为2，即输出电压是输入电压的2倍。
这些参数的测量结果可以用来评估集成电路的性能和设计电路时的参考。
实验总结：通过本次实验，我们学习了集成电路的基本参数测量方法，掌握了集成电路测量所需的仪器和设备的使用方法。
实验中我们选取了几种常见的逻辑门电路芯片进行了测量，通过观察波形、记录数据和计算参数，获得了它们的基本参数。
这些参数的测量对于电路设计和性能评估都具有重要的参考价值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计综合实验
题目：集成电路设计综合实验
班级：微电子学1201
姓名：
学号：
集成电路设计综合实验报告
一、实验目的
1、培养从版图提取电路的能力
2、学习版图设计的方法和技巧
3、复习和巩固基本的数字单元电路设计
4、学习并掌握集成电路设计流程
二、实验内容
1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
图1
1.1 查阅相关资料，反向提取给定电路模块，并且将其整理、合理布局。
1.2 建立自己的library和Schematic View（电路图如下图2所示）。
图2
1.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图3所示）。
图3
由仿真波形分析其功能为D锁存器。
锁存器:对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。
简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。
只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。
其中使能端A 加入CP信号，C为数据信号。
输出控制信号为0时，锁存器的数据通过三态门进行输出。
所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。
锁存，就是把信号暂存以维持某种电平状态。
1.4 生成Symbol测试电路如下(图4所示)
图4
1.5 由电路设计的版图（如下图5所示）。
图5
该版图完成DRC 验证准确无误。
2. 设计一个CMOS 结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS 结构的电路图。
（3）利用EDA 工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC 验证并修改版图。
2.1查阅相关资料可得CMOS 结构的2选1选择器，逻辑电路图（图6如下所示）二选一数据选择器逻辑表达式为Y SA SB =+（S 是数据选择控制端，S 为0时选择A ，为1时选S 择B ）
图6
根据逻辑表达式所列真值表如下图所示
2.2 根据其逻辑关系，构建CMOS结构的二选一选择器CMOS结构的电路图（图7所示）。
图7
2.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图8所示）
图8
经分析可知该电路设计符合二选一选择器的要求。
2.4生成Symbol测试电路如下(图9所示)
图9
2.5由电路设计的版图（如下图10所示）。
图10
完成DRC验证准确无误
三、总结
为期两周的课程设计落下了帷幕，在这次的课程设计中不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。
在刚开始进行课程设计时，由于Cadence 软件使用不够熟练，以至于频繁的出错，心情也不免有些失落，最后在老师和同学们的帮助指导下，对Cadence 软件的使用有了进一步的提高。
Cadence 软件和我们专业息息相关，这次课设和我们专业的相关度很高，对于即将毕业的我们应该牢牢抓住这次课设的锻炼机会，是自己的能力再有一定的提高。
通过这次课设提高了我自己的动手能力，同时也提高了自己的独立思考能力、解决问题的能力。
在做这次课程设计的过程中，有过失败的泄气，也有过成功的喜悦。
同时把课本上的理论知识再一次的巩固，也发现了一些自己平时学习中的不足，但终究还是完成了这次课程设计任务。
在此感谢老师的细致讲解，我也多次向老师提出问题，感谢老师的耐心解答啊。
同时，也感谢各位同学的帮助，对我有问必答，知无不言，言无不尽。