MAX+plusⅡ文本输入法
MAX+PLUS II 的高级使用(波形编辑、LPM类、高级使用)
第五章 MAX+PLUSⅡ的高级使用在第三章MAX+PLUSⅡ的基本应用已经介绍了MAX+PLUSⅡ基本的、通用的特性，包括文件编辑、综合仿真等内容。
但由于不同的CPLD/FPGA器件的资源和性能都有所不同，而且多种设计方法综合利用也有助于提高设计速度和设计质量，因此本章结合这些方面的内容介绍MAX+PLUSⅡ更高级的使用。
5.1 波形输入编辑逻辑电路的波形输入：打开MAX+PLUSⅡ，用鼠标点击新建，在图5-1中选择图5-1 波形编辑启动界面 选择*.WDF 文件“Waveform Editor”，在下拉框中选择”“.wdf”扩展名，然后“OK”即可启动波形编辑界面，如果编辑简单输入、输出逻辑关系，使用波形编辑输入比较简单。
如果输入、输出之间的关系比较复杂，使用波形编辑输入比图形输入和语言编辑要复杂。
但如果只知道输入、输出波形，而不知道具体电路时，采用波形编辑就显得非常有用。
例：用波形编辑输入设计一个“或”逻辑关系启动波形界面后（如图5-2），用鼠标双击编辑区的空白处，在弹出的对话框中添入输入、输出名称如a,b,c等。
每输入一个名称，都要在同一界面中选择“INPUT”或“OUTPUT”如图5-3所示。
本例中定义的输入、输出信号如图5-2所示。
下面就图5-2、5-3中的各个选项的含义及使用步骤介绍如下：1、在“Node Name：”框输入信号名称，在“Default Value”中输入默认值。
138图5-2 波形编辑界面图5-3 波形编辑中信号定义界面默认值的类型可以是‘0’、‘1’、‘X’、‘Z’四种。
如果信号是数组的形式定义139的，则可以在波形界面利用“Ungroup”展开后，双击单个信号进行修改。
默认值一般只用来仿真，综合后默认值都为0。
输入信号为数组时其命名规则与AHDL 的规则相同。
2、设置输入、输出类型在“I/O Type”中选择信号的输入、输出类型。
其中“Buried Node”与AHDL 语言中的“Variable”子段的含义相同，是定义内部变量。
实验报告样本
实验一 MAX+PLUSⅡ的基本应用一、实验目的1．掌握MAX+PLUSⅡ的安装及基本使用。
2．掌握MAX+PLUSⅡ基本输入法—图形输入工具按钮的使用。
二、实验设备与仪器1．计算机2 MAX+PLUSⅡ工具软件三、实验内容1．MAX+PLUSⅡ的安装。
2．在图形编辑软件中，进行调入元件符号、放置元件、连线、放置输入输出引脚及放置节点标号等练习。
四、实验原理1．在时序电路中，计数器的应用十分普遍，例如常用的分频电路都是由计数器构成，在状态机中也经常用到计数器。
设计一个60十进制同步计数器，可应用于钟表电路中。
电路主要由两个十进制同步计数器74LS160组成。
2．实验电路图如图1-1所示。
图1-1五、实验步骤1． MAX+PLUSⅡ的安装，只要在安装向导的指引下，按步骤的顺序执行，即可完成。
2．AX+PLUSⅡ安装完毕后，在第一次运行时需要进行License设置，然后才可以使用。
3．启动MAX+PLUSⅡ软件，进入MAX+PLUSⅡ管理窗口。
进行设计项目的建立。
4．在MAX+PLUSⅡ管理窗口的File菜单下选择New选项或单击按钮，然后再选择Graphic Editor file后，单击OK按钮，可建立图形输入文件。
5．从库中调入元件符号。
在图形编辑区内双击鼠标左键或单击鼠标右键，在随后弹出的菜单中选择Enter Symbol即可直接键入元件名，调出元件，也可以选择元件库。
MAX+PLUSⅡ提供了4种库文件，其功能见表1-1所示。
表1-1 图形编辑器提供的库功能6．单击连线工具栏的按钮，光标变成，“+”形，单击连线起始端按住鼠标左键拖动至结束端松开，连线结束。
若要删除某连线，可单击连线使其变成高亮（红色），再按，Delete键，即可删除。
7．图形编辑时，在连线复杂的地方（总线），可用节点标号来连线。
用节点标号连线不区分大小写。
8．放置输入输出引脚。
在符号库中调入元件符号对话框中，键入，input”或，output”即可将输入或输出引脚添加到电路图中，新放置的输入输出引脚需要修改引脚名称。
MAX+plus II的使用简介
MAX+plus II的使用简介（VHDL编程）上海大学通信学院2005年4月第一节MAX+plus II的简介MAX+plus II是ALTERA公司旗下新款的数字系统设计软件，它集项目建立，器件调用，图形输入，项目编译，检验仿真与编程下载于一体。
本册的整理编写旨在向数字系统课程学习中的同学们介绍MAX+plus II的使用方法。
MAX+plus II的主要特征1．输入方式◇原理图输入◇VHDL输入◇原理图和硬件描述语言混合输入2．逻辑模拟◇时序模拟3．编译器◇可生成时序模拟文件和器件编程文件4．支持的器件◇提供大量的库文件5．Constraints Editor工具◇I/O参数设置和引脚分配软件支持的计算机平台：PC:Windows98/NT/2000/XP第二节．MAX+plus II文件的打开与输入1．启动MAX+plus II 在“开始”→程序→按MAXstart启动2．新项目的建立 在MAX+plus II 界面→File →Project →Name第三节．MAX+plus II 图形的输入1．建立图形输入文件File →New →Graphic Editor File →ok →进入图形编辑框确定ok 现如下图形，即可开始建立图形输入文件。
2.调入元器件Symbol →Enter Symbol →出现框图如下：MAX+plus II 为实现不同的逻辑功能提供了大量的库文件，每一个库对应一个目录。
这些库根据其功能大小及特点可分为：例：输入一个摸为12的计数器图形先选择一个74161双击d;\maxplus~1\max2lib\mf ，然后选择74161，ok 确定，图形编辑器就会调入一个74161器件。
OK 关闭对话框后，此时可发现在图形编辑器窗口出现了74161，如下图所示：按照以上方法，可依次调入其它所需元器件。
3．保存文件：从“File”菜单下选择“Save”，出现文件保存对话框，选择“OK”，使用默认文件名存盘。
第3章MAX+PLUSII软件的使用
第3章 MAX+PLUSII软件的使用MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图形方式、文字输入方式（AHDL、VHDL和VERILOG）、和波形方式输入设计文件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可以进行仿真以检验设计的准确性，下面举例说明该软件的使用。
3.1 MAX+PLUSII软件3.1.1 功能简介(1) 原理图输入（Graphic Editor）MAX+PLUSII软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功能形成的功能块.图形编辑器窗口见图3.1.1.图3.1.1 图形编辑器窗口(1)硬件描述语言输入(Text Editor)MAX+PLUSII软件中有一个集成的文本编辑器,该编辑器支持VHDL,AHDL和Verilog硬件描述语言的输入,同时还有一个语言模板使输入程序语言更加方便,该软件可以对这些程序语言进行编译并形成可以下载配置数据，文本编辑器窗口见图3.1.2。
图3.1.2 文本编辑窗口(2)波形编辑器(waveform Editor)在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编辑器可以生成和编辑仿真用的波形（*.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。
波形编辑器窗口如图3.1.3所示。
使用时只要将欲输入波形的时间段用鼠标涂黑，然后选择工具条中的按钮，例如，如果要某一时间段为高电平，只需选择按钮”1”。
图3.1.3 波形编辑器窗口还可以使用输入的波形(*.WDF文件)经过编译生成逻辑功能块，相当于已知一个芯片的输入输出波形，但不知是何种芯片，使用该软件能力可以解决这个问题，设计出一个输入和输出波形相同CPLD电路。
(3)管脚（底层）编辑窗口(Floorplan Editor)该窗口用于将已设计好逻辑电路的输入输出节点赋予实际芯片的引脚,通过鼠标的拖拉，方便的定义管脚的功能。
maxplusii使用说明
工程设计的构成 顶层设计
编译器可以直接读取某些顶层设计 EDIF网表文件 VHDL网表文件 Xilinx网表文件
使用图形编辑器将OrCAD编辑的原理图保存为.gdf文件 子设计 (下层模块)
EDIF格式、 VHDL文件、 OrCAD原理图和Xilinx文件 创建符号或者嵌入文件 在图形编辑器里嵌入符号或者在文本编辑器里嵌入文件
16
将当前设计文件设定为工程文件
注意，此路径的指示文件 始终指向当前的工程文件！
17
开始编译/综合工程文件---半加器
消掉此设置
18
19
为顶层设计文件--全加器的设计 另建一原理图编辑窗
20
设计全加器原理图
存盘！
双击此元件
打开原理 图编辑窗
将当前文件设置
成工程文件！
21
编译/综合前选定适配元件
1
什么是MAX+PLUS II?
一个全面集成的 CPLD 开发系统 提供与器件结构无关的开发环境 支持 所有的 Altera产品(所有器件使用一个库) 广泛满足设计需求 设计输入 综合 布局和布线 (装入) 仿真 定时分析 器件编程 提供广泛的联机帮助 支持多种平台 ( PC机和工作站 ) 支持多种 EDA软件和标准
第三方 EDA 工具 EDIF文件 利用开发工具FPGA-Express，或SYNPLIFY等生 成 OrCAD编辑的原理图，Xilinx公司XNF格式的文件
6
建立一个新工程 每个设计都都是一个工程，都必须有一个工程名 工程名必须与设计文件名一致（相符）
工程名
工程路径7Fra bibliotek89
首先建立新目录！
为设计工程建立一个新的 目录--- WORK 库
MAX+plus_II教程完整版_new
输入引脚 INPUT
进行连接
输出引脚 OUTPUT
双击修改名称
步骤3：将设计的原理图文件保存至该工程所在的文件夹
首先点击这里
文件名取为： h_adder.gdf
要存在自己建 立的文件夹中
步骤4：将设计项目设置成工程文件(PROJECT)
最后注意此路
菜单File项 -> Project -> Set Project to Current File 径指向的改变
消去这里的勾， 以便方便设置
输入电平
改变仿真区域 坐标到合适位置
点击‘1’，使拖黑 的电平为高电平
(6) 波形文件存盘
步骤8： 仿真测试和波形分析 （1）运行仿真器 菜单MAX+plusII项 -> Simulator
max+plus2教程
EDA(VHDL & FPGA)实验指导教程编者林海波长春工程学院电子信息教研室前言本实验指导教程是EDA（VHDL & FPGA）上机实验指导教材，上机实验前，学生应依照教师指定的实验项目，认真预习实验内容，提前确定实验方案、初步设计实验项目的逻辑电路图或编写、设计VHDL程序，编制VHDL程序清单。
上机实验是一个验证和调试过程，只有充分的预习才能最大的发挥学习效果。
学生在实验教学中要认真依据要求完成每个实验项目，并按照要求详细撰写本书中指定实验项目的实验报告。
教师批阅后，将报告发回。
学生所获得的成绩将作为平时上机实验成绩的一部分，记入期末的考核成绩。
在期末必须上交全部实验报告，并装订存档，不及时交回者，实验成绩记为零分。
本实验指导教程可以作为《VHDL与数字系统设计》课程的实验指导书使用，也可以作为《EDA（VHDL）课程设计》的参考书使用。
《VHDL与数字系统设计》课程组2009年5月第一章 MAX+PLUS Ⅱ EDA 软件操作第一节 逻辑设计的输入方法逻辑设计的输入方法有图形输入、文本输入等。
输入方法不同，生成的文件格式也有所不同。
我们分别以图形输入法和文本输入法介绍MAX+plus II 软件的使用方法。
1.1 图形设计输入法我们将用一简单的实例介绍该输入法。
启动MAX+plus II ，该管理器窗口被打开。
1. 项目的建立用户的每个独立设计都对应一个项目，每个项目可包含一个或多个设计文件，其中有一个是顶层文件，顶层文件的名字必须与项目名相同。
编译器时对项目中的顶层文件进行编译，所以必须确定一个文件作为当前项目。
对于每个新的项目应该建立一个单独的子目录，当指定项目名称时，也就同时指定了保存该设计项目的子目录名。
建立项目名称的步骤如下：1．在File 菜单中选择Project 的Name 项（图1.1），将出现图1.2对画框。
图1.1图1.22．在Project Name 框内，键入设计项目名（注意：一定是英文名）和所选的路径，单击OK 。
MAXMAX+PLUS2的使用
基于MAX+plusII的文本输入设计方法[ 2007-7-25 10:50:00 | By: zhangkai ]虽然本节介绍的是基于MAX+plusII的文本输入设计方法，但其基本设计流程是具有一般性，因而，设计的基本方法也完全适合于其它EDA工具软件。
作为实验准备，本节将介绍利用MAX+plusII进行VHDL文本输入设计的基本方法和流程。
一、编辑输入并存盘VHDL原文件首先应该建立好工作库目录，以便设计工程项目的存储。
作为示例，在此设立目录为：E:\muxfile，作为工作库。
以便将设计过程中的相关文件存储在此。
任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。
一般不同的设计项目最好放在不同的文件夹中，注意，一个设计项目可以包含多个设计文件，如频率计。
图1-1进入Max+plusII建立一个新的设计文件可利用WINDOWS资源管理器，新建一个文件夹。
假设本项设计的文件夹取名为muxfile，在E盘中，路径为：E:\ muxfile。
注意，文件夹不能用中文。
接下去是打开MAX+ plusII，选择菜单“File”à“New…”，出现如图1-1所示的对话框，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。
在出现的“Untitled - Text Editor”文本编辑窗(图1-2)中键入图1-2所示的VHDL程序(2选1多路选择器)，输入完毕后，选择菜单“FileàSave”，即出现如图1-2所示的“Save As”对话框。
首先在“Directories”目录框中选择已建立好的存放本文件的目录E:\MUXFILE(用鼠标双击此目录，使其打开)，然后在“File N ame”框中键入文件名MUX21A.VHD，按“OK”按钮，即把输入的文件放在目录E:\MUXFILE 中了。
MAX PLUS II 入门指南
MAX PLUS II 入门指南一、安装1、2、按步骤安装即可3、注册：开始——所有程序——MAX PLUS II BASELINE——OPTIONS——LICENSE SETUP 找到注册文件所在路径OK即可，如：二、文本输入法1、建立设计文件夹，先硬盘D或你想要放的硬盘，D：\MUX21 (不能中文);2、启动MAX PLUS II3、录入设计文件,选择MAX PLUS II——TEXT EDITOR 然后输入VHDL程序即可；或FILE——NEW ——选择TEXT EDITOR FILE，然后输入，输入完后，FILE——SA VE AS保存在自己建立的文件夹里如MUX21，注意：文本存盘的文件名与实体名一样，后缀选择.vhd4、将当前的设计设定为工程即：FILE\PROJECT\SET PROJECT TO CURRENT FILE5、选择目标芯片(实验室需要):点击Assign\Device菜单选择芯片(FLEX10K10系列的EPF10K10LP84-4芯片该芯片是实验室设备所提供的,如自己做仿真可随便选或自动选)6、启动MAX+plus II \ Compiler菜单，或点击主菜单下的快捷键，打开编译窗口。
按Start开始编译，这是正常情况,如果提示出错,按其提示位置检查语法错误! 修改保存,再编译直至通过!三、仿真1、加访真激励信号波形（1）启动选择MAX PLUS II——W A VEFROM EDITOR，出现：（2）鼠标右键盘点击空白处，出现选择：ENTER NODES FROM SNF 进入如下画面，点击LIST——以及=》——OK（3）设定仿真终了时间为1us：FILE——END TIME（4）左方快捷键从上往下：箭头键：鼠标指向用；A键：输入文字；总线赋值键：给总线赋值；依次下来是：放大、缩小、仿真全时区显示、置0、置1、置X、置Z、取反、时钟脉冲赋值、周期信号赋值（又叫类似时钟信号赋值、总线顺序赋值）组群总线赋值、FSM状态机赋值置注意：画波时，如果在OPTIONS菜单中消去网格对齐项SNAP TO GEID前的勾，则可以在任意位置设置所需要的电平值。
maxplus2软件的运用步骤
图形的层次化设计和BUS利用层次化设计数字系统设计通常采纳自顶向下与自底向上相结合的方式，在MAX+PLUSII中，可利用层次化设计方式来实现数字系统的设计。
一样是先组建底层设计，然后设计顶层。
下面设计能给出时、分和秒的时钟。
第一成立一个新的图形设计文件“”，对其编译、仿真以保证正确。
注意连线命名。
完成设计后执行File→Create Default Symbol生成“counter60”即编译成用户库中的一个元件。
然后成立顶层设计文件“”BUS利用BUS泛指多个信号线的组合，能够减轻设计中重复连线，清楚易读。
语言描述输入法ALTERA开发环境利用入门ALTERA公司的MAX+plusII是其中较常被利用的EDA开发环境，它操作方便、功能壮大，提供了原理图输入和VHDL语言输入功能，在环境中能够完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA/CPLD芯片编程等功能。
MAX+plusII支持以下FPGA/CPLD器件的编程：FPGA器件包括ACEX1K系列、FLEX系列；CPLD器件MAX系列。
下面以VHDL语言输入设计为例，一步一步描述在MAX+plusII开发环境中如何完成EDA的设计流程。
原理图输入方式只是在新建设计文件类型上与VHDL语言不同，其他大体一样。
1.成立工作文件目录。
咱们将一个设计称为一个项目，在硬盘上成立一个工作文件目录，目录名应命名为英文名。
以后与该项目有关的所有设计文件都保留在此目录下。
MAX+plusII软件安装好后，会在硬盘上生成一个MAX2WORK目录，咱们在MAX2WORK之下成立一个工作文件目录，命名为“EX”，本例中所有文件都存在此目录下。
1.新建设计文件。
启动MAX+plusII开发环境，选择菜单[File]下的[New]功能，显现对话框，要求确认“新建”何种类型的文件，有四种类型文件可选择，因为咱们新建VHDL文本，因此选择第三个“Text Editor file”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
取名并存 盘
2012年1月2日 年 月 日
北京邮电大学自动化学院 电子线路设计与仿真讲稿 文件语法检查、将其变成元件入库，并设其为工程 文件 注意， 注意，此工程路径已经
指向本项设计文件！ 指向本项设计文件！ 即已指定cnt4.vhd为 即已指定 为 工程文件， 工程文件，即顶层文件
电子线路设计与仿真讲稿
北京邮电大学自动化学院
补充： MAX+plusⅡ文本输入法 补充： MAX+plusⅡ文本输入法
另建自己 的工作目录
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
北京邮电大学自动化学院
使用MAX+PLUSII中的文本编辑器 使用MAX+PLUSII中的文本编辑器 MAX+PLUSII
选波形 编辑器
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
北京邮电大学自动化学院 编辑波形文件
按此键， 按此键， 确定观察 信号 2012年1月2日 年 月 日
电子线路设计与仿真讲稿
设定仿真波形参数
北京邮电大学自动化学院
设定时 设定仿 钟周期 真测试 周期 2012年1月2日 年 月 日
使用文本编辑器，编辑VHDL程序 使用文本编辑器，编辑VHDL程序 VHDL
提供文本编辑器， Max+Plus II 提供文本编辑器，使用方法如下
选择文本 编辑项
鼠标点击FILE 鼠标点击 和“New”
2012年1月2日 年 月 日
北京邮电大学自动化学院 打开文本编辑器，输入VHDL程序， 打开文本编辑器，输入VHDL程序，并存盘 VHDL程序 电子线路设计与仿真讲稿
电子线路设计与仿真讲稿
北京邮电大学自动化学院 加入时钟信号
鼠标单击这 里
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
波形文件存盘，启动波形仿真器
北京邮电大学Байду номын сангаас动化学院
启动波 形仿真 器 2012年1月2日 年 月 日
电子线路设计与仿真讲稿
按“START”启动仿真
北京邮电大学自动化学院
2012年1月2日 年 月 日
北京邮电大学自动化学院
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
改错后准备编译
北京邮电大学自动化学院
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
选定器件，并编译
北京邮电大学自动化学院
选器件系列： 选器件系列： FLEX10K 消去勾
选 EPF10K10LC84-4
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
仿真
北京邮电大学自动化学院
电子线路设计与仿真讲稿
显示仿真结果，启动时序分析器
北京邮电大学自动化学院
延时9.6ns 延时
启动时序 分析器
2012年1月2日 年 月 日
点击这 北京邮电大学自动化学院 电子线路设计与仿真讲稿 测试最高时钟频率 里
最高频率 125MHz
2012年1月2日 年 月 日
电子线路设计与仿真讲稿
锁定引脚、编译、 锁定引脚、编译、下载
2012年1月2日 年 月 日
编译前，选择VHDL IEEE标准版本 编译前，选择VHDL 的IEEE标准版本
电子线路设计与仿真讲稿
北京邮电大学自动化学院
用鼠标选 择 一个版本 2012年1月2日 年 月 日
电子线路设计与仿真讲稿
北京邮电大学自动化学院 ??? 语法错误定位
缺分号
2012年1月2日 年 月 日