Layout版图设计
版图LAYOUT布局经验总结94条
layout布局经验总结布局前的准备:1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.2 Cell名称不能以数字开头.否则无法做DRACULA检查.3 布局前考虑好出PIN的方向和位置4 布局前分析电路，完成同一功能的MOS管画在一起5 对两层金属走向预先订好。
一个图中栅的走向尽量一致，不要有横有竖。
6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.7 在正确的路径下(一般是进到~/opus)打开icfb.8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错.9 将不同电位的N井找出来.布局时注意:10 更改原理图后一定记得check and save11 完成每个cell后要归原点12 DEVICE的个数是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。
一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE 之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。
画DEVICE后从EXTRACTED中看参数检验对错。
对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关).13 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。
14 尽量用最上层金属接出PIN。
15 接出去的线拉到cell边缘,布局时记得留出走线空间.16 金属连线不宜过长；17 电容一般最后画，在空档处拼凑。
18 小尺寸的mos管孔可以少打一点.19 LABEL标识元件时不要用y0层，mapfile不认。
layout绘制
小结
学习绘制版图主要是多尝试，多练习，多 对比总结。 这份PPT是基于前段时间学习0.13um 基本 cell版图绘制所做，希望对大家有所帮助。 不足之处请大家多指教，多相互交流。
Layout绘制
内部结构
1.先画TO，GT，A1层，在需要画W1的地方预留1个孔的空间。
2.对pmos，nmos源和漏能等效的尽量通过调整位置和形状等效到一起。 3. GT和A1连线及TO形状在规则条件下要灵活改变，上下空间要最大化 利用。 （后面2条很难做到完美）
Layout绘制
PIN放置
Layout绘制
Boundary
以坐标轴原点为起点，向X，Y的正方向延伸画出prBoundary，TB，SP，SN及上下靠 近边界的TO和A1层的大致框架。prboundary的高度是确定的，在横向方向上可以向X正轴 拉伸，其沿X轴长度为pitch长度的整数倍。细节上可以参照RULE再作修改。 boundary的临近layer都必须满足RULE的1/2。
LAYOUT 绘制
二.版图的绘制 三.简单技巧和注意事项 四.小结
前期要求
对系统和软件的熟悉
在Terminal输入命令进入自己的目录，键入icfb&打开软件。 选择File—New Cellview，Library Name项选择库名，Tool项选择 Virtuoso，View Name自动变成layout，Cell Name输入所画版图名，点 击OK就建立了新的版图单元。 对编辑工具及快捷键要熟练灵活运用，ruler使用要细心。 layout完成后还必须进行DRC和LVS验证。
以0.13um工艺为例，TB，SN，SP有统一的高度（在边界上，以便和其他 cell相拼），并对PRboundary有统一的extension，如图下所示：
版图设计规则
精选ppt
12
设Байду номын сангаас规则
3、最小交叠(minOverlap) 交叠有两种形式： a)一几何图形内边界到另一图形的内边界长度(overlap)，
如图 (a) b)一几何图形外边界到另一图形的内边界长度(extension)，
如图 (b)
精选ppt
13
TSMC_0.35μm CMOS工艺版图 各层图形之间最小交叠
精选ppt
14
设计规则举例
Metal相关的设计规则列表
编号 描 述 尺 寸
5a 金属宽度 2.5
5b 金属间距 2.0
目的与作用
保证铝线的良好 电导
防止铝条联条
精选ppt
15
设计规则举例
精选ppt
16
tf文件(Technology File)和display.drf文件
这两个文件可由厂家提供，也可由设计人员根 据design rule自已编写。
•Sizing Commands（尺寸命令）
把整个图形扩展
扩展边沿
线扩精选展ppt
26
Layer Processing（层处理命令）
•Selection Commands（选择命令）
顶点
octagon
图形
精选ppt
27
Layer Processing（层处理命令）
(NM OMS/1P-MM5O(7S8防m止O穿h通m/注sq入) T）hickVTN/VtoPpN-m=eNta/l P(1C8hmaOnhnmel/sq)
Threshold Voltage Adjust
（NMOS阈值电压调节注入）
精选ppt
6
设计规则(design rule)
集成电路版图设计
Y
X
(a)
(b)
Metal3 Via2
Electrode Metal2
Via1
Metal1
Contact P_l\plus_sele
ct/N_plu s_select Poly
Active N_well
TSMC_0.35m CMOS工艺版图各层图形之间最小交叠
X Y
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 Glass
最小宽度(minWidth) 单位：lambda=0.2m
12 2 2 3 2*2(固定尺寸) 3 2*2(固定尺寸) 3 3 2*2(固定尺寸) 5
2. 最小间距(minSep)
间距指各几何图形外边界之间的距离
TSMC_0.35m CMOS工艺版图各层图形之间的最小间隔
Metal3 Via2
19
第7章 版图设计
7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交
20
8.3 图元
• 电路所涉及的每一种元件都是由一套掩模决定的几何形状 和一系列物理、化学和机械处理过程的一个有机组合。
• MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width)和 栅指数(gates)。
• 栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最小值 为2 lambda=0.4μm。
• 栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为3 lambda=0.6μm。
版图工程师LAYOUT岗位职责
版图工程师LAYOUT岗位职责
作为一个版图工程师，LAYOUT岗位职责主要包括以下内容：
1.电路板设计
在电路板设计方面，版图工程师需要根据客户的需求和产品规格，绘制电路板的布局和连接，编写电路板的设计文件，并最终验证其在实际使用中的正确性和可靠性。
2.电路分析
版图工程师还需要进行电路分析，根据电路板的设计和需求，评估其在特定工作环境下的性能和稳定性，以及电路板的电磁兼容性和抗干扰能力。
3.软件设计
在软件设计方面，版图工程师需要编写和测试各种软件模块，包括驱动程序、控制器、图像处理程序等，确保它们在电路板上能够运行良好。
4.原型测试
为了确保电路板的正确性和可靠性，版图工程师需要进行原型测试。
这涉及到电路板的组装、测试和调试，以及性能和稳定性测试。
5.生产
一旦原型测试成功，版图工程师需要准备生产文件，并与制造商沟通和协调生产工艺和流程。
同时，他们还需要监督和管理生产过程，并解决任何可能出现的问题。
总之，版图工程师的岗位职责十分丰富和多样化，需要既具备电路设计和软件程序设计技能，又熟悉生产过程和工艺流程，同时要具有良好的沟通和协调能力。
layout版图经验
一．版图设计感受现在，你了解了一点版图设计了，如果你再了解得更多一点的话，你就会发现你满怀热情的希望学会的版图设计，其实只是一种大人玩的七巧板而已，只是没有小孩玩的七巧板好玩，也没有那么复杂和变化多端。
现在，人各有志，你想把这块七巧板玩出点花样来的话，可以，在这里有大把朋友愿意陪你一起玩；或者你想起了你到这里来的初衷，想要把你的那个电路做成集成电路，那你暂时就别玩七巧板了，想办法尽快的完成你的芯片设计吧。
假如你原来用分立元件设计的电路里用到了许多标准的集成电路，有反相器，与非门、D触发器，计数器、甚至包含了一个液晶显示驱动模块等等，按理说你要设计这些单元的版图，这可不是件轻松的活，日复一日，月复一月，非把你画得痴痴傻傻，呆若木鸡不可，你原来设计一个高性能电路的满腔热情在这里没有用处，你火花般迸发的电路设计灵感对版图设计也一样没有帮助，画版图要的是拼七巧板的技巧。
当你累死累活的干了三个月之后，才发现已经开始种第二季稻的农民伯伯也没有这么辛苦。
由此推算，做一个版图库的工作量约等于种两季稻的工作量。
做一个芯片设计师不如种田实在。
不过即使让你干画版图的活你也不用害怕，电脑上高科技的最奇妙的特点在于它的劳动竟然可以重复使用，第一次做单元图库要用两个月的时间，到了第二次做图库时，你可以把第一次图库拷贝过来，修修改改，有两个星期的时间也就可以了，这就是电脑里COPY 的绝妙之处。
真奇怪为什么不把这种电脑科技推广到农业科技上去，要是农民伯伯也采用这些技术的话，他只要专心种好一亩田就可以了，然后跨嗒跨嗒地拷贝它个十万八千亩，于是站在一望无际金黄色田头，看着晨曦下巍巍壮观的麦浪翻滚，就很难控制住“身在田头，胸怀世界”的感觉了。
幸好农民伯伯还没有还没有掌握这门技术，不然实在要叫我们这些搞芯片设计的家伙无地自容了，但我们还十应该抓紧时间，在目前芯片比种田暂时领先的优势下，做出比农民伯伯更多的贡献来。
但现在情况不一样了，在这里，有现成的单元版图供你使用，这些单元版图放在一个库里，里面品种繁多，差不多包含的你可能用到的全部品种，不要以为这是什么“演示版”，这是很多芯片设计师正在使用的工作库，你现在要干的活已经不是什么版图设计，而是要干一些类似于你以前经常干的活：给双面线路板布线。
版图设计工程师(layout)岗位职责职位要求
版图设计工程师（layout）岗位职责职位要求
岗位职责：
1. 与项目经理、客户代表和设计团队协作，负责电气、机械、
计算机硬件等领域的版图设计和审查工作。
2. 根据客户需求和项目要求，制定和实施各种版图设计方案，
并做必要的修改和调整。
3. 确保版图符合相关设计标准和指南，以及符合制造和装配过
程中的技术要求和限制。
4. 协助设计团队完成产品原型的制造和测试，确保产品具有良
好的功能和性能。
5. 维护版图库和文档，确保版本管理和更新等工作的顺利进行。
职位要求：
1. 至少本科学位或同等学历，电气、机械、计算机等相关专业
优先。
2. 对版图设计工具（如OrCAD、PADS等）有丰富的经验和熟练
操作能力。
3. 熟悉电路设计和PCB设计的基本流程和方法，掌握相关技术
和规范。
4. 具有良好的沟通和协作能力，能与团队成员、客户和合作伙
伴建立良好的关系。
5. 具有高度的自我管理和组织能力，能够在高压力和短时间内
完成任务。
6. 熟悉国内外电气、机械、计算机硬件产品设计和行业发展趋势。
7. 具有优秀的英语听说读写能力，具备跨文化沟通的能力。
Layout(集成电路版图)注意事项及技巧总结
Layout主要工作注意事项● 画之前的准备工作● 与电路设计者的沟通● Layout 的金属线尤其是电源线、地线● 保护环● 衬底噪声● 管子的匹配精度一、 layout 之前的准备工作1、先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。
2、 Top-Down 设计流程先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。
3、模块的方向应该与信号的流向一致每个模块一定按照确定好的引脚位置引出之间的连线4、保证主信号通道简单流畅，连线尽量短，少拐弯等。
5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。
6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。
二、与电路设计者的沟通搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。
（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。
（3）电路中MOS管，电阻电容对精度的要求。
（4）易受干扰的电压传输线，高频信号传输线。
三、layout 的金属线尤其是电源线，地线1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移更容易产生。
2、避免天线效应长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。
解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Layout版图设计
版图设计首先要求布局合理，布线满足工艺，设计完成后要求在满足工艺的前提下面积要小而且外形要美观，最好是正方形或长形。
根据设计工艺的不同，设计要求有所不同，例如不同金属的最小线宽以及同种金属线之间的最小距离都有要求，如果线宽小于设计最小要求，在进行DRC验证时会报错，所以，在进行版图设计时要仔细阅读工艺要求并根据要求进行布局布线，避免进行DRC验证后根据报错信息进行修改时带来的大量繁琐的工作。
首先，为了满足版图整体外形上的美观，在布线前要进行排管工作。
最好将P管尽量放在一起，因为根据器件制作工艺，PMOS与NMOS虽然都是制作在P型硅衬底上，但是PMOS 要做在N阱里，所以，PMOS放在一起有利于打阱的方便。
当然这只是依据个人而异，并没有一个统一的标准。
排好管子后，对一些严格对称的管子要进行匹配，因为严格对称的管子要求的稳定性也高，匹配是提高稳定性的一种方法。
其次，进行布线，布线之前要了解每层金属线的要求，最小线宽以及线间距，sp与sp、sn 与sn以及sn与sp之间的最小距离和同电位衬底之间的最小距离和不同电位衬底之间的最小距离。
如果sn与sn区域之间的距离小于工艺要求的最小距离，就需要将其连起来。
临层金属线之间尽量采用交叉走向，这样可以减少他们之间的寄生电容。
此外每平方面积的金属面积也有要求。
为了防止器件之间的相互干扰，需要在管子外打上保护环。
并不是所有的管外都需要分别打保护环，例如有对称性要求的管子可以放在一起打环或者功能一样的也可以放在一起打环（例如MOS电容等）。
PMOS外打n环、NMOS外打p环，保护环通过所打的孔与衬底相连，如果要求衬底接电位，可以通过向保护环加电位来满足。
对于电位相同的衬底可以通过环的连接来完成。
不同电位的保护环之间有距离限制，不能小于最小距离。
这些全部完成之后，要对PMOS进行打阱。
可以打在一个N阱里也可以打在不同的N阱里，如果打在不同的阱里需要满足一定的距离限制，所以说排管时并不一定要将P管摆在一起。
最后，检查版图的完整性，电路中每一个元件都有相应的功能，如果缺少一个，电路的功能就无法实现。
当然这只是自己摆管时应该注意的，如果是电路自动生成的就不存在这样的问题。
版图验证
完成版图设计后进行DRC验证，DRC验证的目的是检测连线等方面是否满足工艺设计要求。
DRC验证时会弹出窗口，可以根据窗口中所指示的错误进行找错。
DRC通过后进行LVS验证，LVS验证的目的是检测版图是否与电路原理图相符。
最后导出GDS。