重庆三峡学院 EDA实验报告 JK触发器的设计
JK触发器的应用设计PPT教学课件
1 0 × × ×× 1 0
1 1 × × ××
00
× ×0 0 1
00
× ×1 1 0
00
000 01
00
001 10
00
010 01
00
011 01
00
100 10
00
101 10
00
ห้องสมุดไป่ตู้
110 10
00
1 1 1 0 31
三、实验内容：
1、 按JK触发器逻辑功能表验证JK 触发器的逻辑功能
JK触发器特性方程和功能表
电路图
波形
+5V(“1”)
CP
0
Q1
0
J1 SD Q1
CP
JK1
SD
J2
Q2
Q2
JK2
Q1
K1 RD Q1
K2 RD Q2
0
0
Q2
2020/12/10
5
四、注意事项：
1、VDD接电源正极，VSS接电源负极（通常接地）， 电源绝对不允许接反。实验一般要求为+5V电源。 2、所有输入端一律不准悬空。 3、不使用的输入端应按逻辑要求直接接VDD或VSS， 在工作速度不高的电路中，允许输入端并联使用。 4、输出端不允许直接与VDD或VSS连接，不允许两个 器件输出端连接使用。 5、示波器观察多个波形时，注意选用频率最低的电 压作触发电压。
实验四 JK触发器的应用设计
2020/12/10
1
一、实验目的
• 熟悉并验证触发器的逻辑功能及相互转换的方 法 • 掌握集成JK触发器逻辑功能的测试方法 • 学习用JK触发器构成简单时序逻辑电路的方法 • 进一步熟悉用双踪示波器测量多个波形的方法
jk触发器的工作原理及工作过程
jk触发器的工作原理及工作过程
JK触发器是数字电路中的一种基本触发器，由两个交叉耦合
的门电路组成。
它们的工作原理和工作过程如下：
工作原理：
1. J (Set) 输入信号：当J输入为高电平时，会将Q输出置为高
电平。
2. K (Reset) 输入信号：当K输入为高电平时，会将Q输出置
为低电平。
3. Q 输出信号：JK触发器的输出Q与输入J、K信号以及时
钟信号有关。
4. 时钟信号：时钟信号用于控制JK触发器的工作。
在上升沿
或下降沿（取决于电路的设计）时，JK触发器根据输入信号
的状态更新输出。
工作过程：
1. 初始状态：JK触发器的初始状态由上电时输入信号的状态
确定。
当J=K=0时，Q为先前状态的保持，即保持原来的值。
2. J=1，K=0：当J为高电平而K为低电平时，触发器会被置
入Set状态，即Q被置为高电平。
3. J=0，K=1：当J为低电平而K为高电平时，触发器会被置
入Reset状态，即Q被置为低电平。
4. J=1，K=1：当J和K均为高电平时，触发器处于反转状态。
当时钟信号的边沿到来时，Q的状态将发生改变，即Q的原
始值被翻转。
5. J=0，K=0：当J和K均为低电平时，触发器继续保持前一
个状态，即Q的值不变。
6. 更新输出：无论何时发生状态的改变，输出Q都会立即更新为新的状态。
总结起来，JK触发器根据输入信号和时钟信号的组合，可以实现保持状态、置高状态、置低状态和翻转状态四种操作。
它是许多复杂数字系统以及时序逻辑电路的重要组成部分。
触发器实验报告
实验3 触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表5－8－1为基本RS触发器的功能表。
基本RS触发器。
也可以用两个“或非门”组成，此时为高电平触发有效。
表5－8－1输入输出S R Q n+1Q n+10 1 1 01 0 0 11 1 Q n Q n0 0 φφ图5—8—1 基本RS触发器2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图5－8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图5－8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表5－8－2表5－8－2输入输出S D R D CP J K Q n+1Q n+10 1 ××× 1 01 0 ×××0 10 0 ×××φφ1 1 ↓0 0 Q n Q n1 1 ↓ 1 0 1 01 1 ↓0 1 0 11 1 ↓ 1 1 Q n Q n1 1 ↑××Q n Q n注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
触发器实验报告
触发器实验报告实验九触发器一．实验目的1．掌握RS触发器、D触发器、JK触发器的工件原理。
2．学会正确使用RS触发器、D触发器、JK触发器。
二．实验所用器件和仪表1．四2输入正与非门74LS00 1片2．双D触发器74LS74 1片三．实验内容1．用74LS00构成一个RS触发器。
/R、/S端接电平开关输出，Q、/Q端接电平指示灯。
改变/R、/S的电平，观察并记录Q、/Q的值。
2．双D触发器74LS74中一个触发器功能测试。
（1）将CD（复位）、SD（置位）引脚接实验台电平开关输出，Q、/Q引脚接电平指示灯，改变CD、SD的电平，观察并记录Q、/Q 的值。
（2）在（1）的基础上，；置CD、SD引脚为高电平，D（数据）引脚接电平开关输出，CLK（时钟）引脚接单脉冲。
在D为高电平和低电平的情况，分别按单脉冲按钮，观察Q、/Q的值，记录下来。
（3）在（1）的基础上，将D引脚接1MHz脉冲源，CLK引脚接10MHz脉冲源。
用双踪示波器同时观察D端和CLK端，记录波形；同时观察D端、Q端，记录波形。
分析原因。
四．实验接线图、测试步骤及测试结果1．实验1的接线图、测试步骤、测试结果图9-1 RS触发器测试接线图图9-1是RS触发器接线图。
图中，K1、K2是电平开关输出，L1、L2是电平指示灯。
RS触发器的测试步骤及结果如下：（1）/R=0，/S=1，测得/Q=1，Q=0。
（2）/R=1，/S=1，测得/Q=1，Q=0。
（3）/R=1，/S=0，测得/Q=0，Q=1。
（4）/R=1，/S=1，测得/Q=0，Q=1。
（5）/R=0，/S=0，测得/Q=1，Q=1。
时序电路的值与测试顺序有关，应引起注意。
根据测试结果，得出RS触发器的真值表如下：根据触发器的定义，/Q和Q应互补，因此/R=0，/S=0是非法状态。
2．实验2的接线图、测试步骤、测试结果图9-2 74LS74测试图1 图9-3 74LS74测试图2图9-2和图9-3是测试D触发器的接线图，K1、K2、K3是电平开关输出，L1、L2是电平指示灯，AK1是按单脉冲按钮AK1后产生的宽单脉冲，1MHz、10MHz是时钟脉冲源。
JK触发器教学设计
《JK触发器》教学设计授课教师课题内容JK触发器课时2课时专业、班级12电子（1）教材电子技术基础与技能教材的地位和作用所用教材是《电子技术基础与技能》，该教材为高等教育出版社出版、国家规划新教材，陈振源主编。
该教材贯穿了“以全面素质教育为基础、以就业为导向、以职业能力为本位、以学生为主体”的教学理念。
《JK触发器》位于项目九：触发器及应用电路的制作,任务三：JK触发器。
教师将本节内容整合成两个课题：JK触发器和JK触发器应用电路的制作，各需要2个课时。
本课题为前2课时的内容：JK触发器。
根据知识的循序渐进性，JK触发器既是前面主从RS触发器的延伸，同时也为后面学习D触发器打好基础。
JK触发器也是分频器、抢答器等电路的重要组成部分，所以JK触发器在教学中具有非常重要的意义。
教学目标知识目标：1、了解JK触发器的电路组成。
2、熟识JK触发器的电气图形符号。
3、掌握JK触发器的逻辑功能。
技能目标：能识别和测试集成JK触发器。
情感目标：在分析问题的过程中培养学生谨慎、塌实、细心的态度和勇于探索的精神；学情分析1.对象：中等职业学校电子技术专业一年级学生2.具体能力：学生具备了分析RS触发器逻辑电路的能力，已经学会了如何去测试RS触发器的逻辑功能。
教学重点1.JK触发器电路组成的分析。
2.JK触发器逻辑功能的认识。
教学难点1、JK触发器逻辑功能的分析。
教学方法创设情境、任务驱动、动画、仿真模拟学习方法自主探究学习法、合作探究学习法教具多媒体课件、仿真模拟软件、动画板书设计JK触发器一、认识JK触发器电路组成五、拓展运用: JK触发器转变成T触发器1、电路组成2、电气图形符号二、74LS76 逻辑功能认识六、课堂测验三、JK触发器逻辑功能分析七、课后拓展：练习仿真模拟软件“多路开关控制同一盏灯亮暗的电路安装”四、完成波形图的绘制附页教学环节教师活动学生活动设计意图创设情境（10分钟）【展示动画】“不同的开关控制同一盏灯的亮暗”。
EDA触发器功能模拟实验报告
EDA技术实验项目报告项目题目:触发器功能模拟姓名：左修林院系：应用技术学院专业：电子信息工程学号： 201015254135指导教师：陈强综合成绩：完成时间: 2012年5月21日一、项目实验内容摘要基于FPGA硬件开发板，利用QuartusII软件通过VHDL输入的方式实现基本RS触发器，同步触发器，JK触发器，D触发器同时集成在一个FPGA芯片中模拟功能；实验原理图：二、项目实验源代码library ieee;use ieee.std_logic_1164.all;entity mff isport(sd,rd,r,s,clk,j,k,d:in std_logic;qrs,nqrs,qrsc,nqrsc,qjk,nqjk,qd,nqd:out std_logic); --定义多触发器I/O.end mff;architecture mff of mff issignal qtp, qbtp,dd,ndd: std_logic;beginrsff:process(rd,sd) --基本RS触发器功能模拟beginif rd='0' and sd='1' thenqrs<='0';nqrs<='1';elsif rd='1' and sd='0' thenqrs<='1';nqrs<='0';elsif rd='1' and sd='1' then null;end if;end process rsff;rsc:process(clk,rd,sd,r,s) --同步RS触发器功能模拟beginif sd='0' thenqrsc<='1'; nqrsc<='0';elsif rd='0' thenqrsc<='0'; nqrsc<='1';elsif clk='1' thenif r='0' and s='1' thenqrsc<='0';nqrsc<='1';elsif r='1' and s='0' thenqrsc<='1';nqrsc<='0';elsif r='0' and s='0' then null;end if;end if;end process rsc;jk:PROCESS(clk, sd, rd, j, k) --JK触发器功能模拟BEGINIF sd='0' then qtp<='1'; qbtp<='0';elsif rd='0' THEN qtp<='0';qbtp<='1';elsif rising_edge(clk) thenif j='0' and k='0' then null;elsif j='0' and k='1' thenqtp<='0'; qbtp<='1';elsif j='1' and k='0' thenqtp<='1'; qbtp<='0';elseqtp<=NOT qtp; qbtp<=NOT qbtp;end if;end if;qjk<=qtp;nqjk<=qbtp;end process jk;dff:process (clk,rd,sd,d) --D触发器功能模拟beginif (rd='0') then dd<='0'; ndd<='1';elsif(sd='0') then dd<='1'; ndd<='0';elsif rising_edge(clk) then dd<=d; ndd<=not d;end if;qd<=dd; nqd<=ndd;end process dff;end mff;三、项目实验工具软件的选用以及实验过程（一）项目实验工具软件的选用：1、EDA2000实验箱（其他厂家具有同等配置试验箱均可），主要使用：输入：时钟源，按键开关，拨码开关，输出：LED灯；2、主芯片：EP1K1OTC100-3（大于此规模的芯片亦可）；3、计算机与QUARTUS Ⅱ软件；（二）实验过程：1、建立工作文件2、创建工程3、编译前设置4、全程编译5、时序仿真6、引脚设置和下载7、配置文件下载8、编程配置器件四、项目实验结果时序仿真波形图：功能仿真波形图：表一基本RS触发器表二同步RS触发器表三 J-K触发器表四 D触发器五、项目实验分析本次实验基本实现了预期要求，传统的对触发器的功能验证方法均采用集成电路搭接实现，本次采用EDA技术避免了传统方法连线复杂，效果不理想的缺点。
数电实验触发器实验报告
数电实验触发器实验报告引言触发器是数字电路中常用的元件，它可以储存和控制输入信号的状态。
在数电实验中，我们进行了触发器的实验，旨在探究触发器的工作原理和应用。
实验目的本实验的目的是： 1. 了解触发器的基本概念和分类； 2. 掌握触发器的工作原理；3. 学会使用触发器设计和实现基本的时序电路。
实验材料和设备1.数字电路实验箱；2.7400四路二输入与非门芯片；3.7402四路二输入与非门芯片；4.7408四路二输入与门芯片；5.7432四路二输入或门芯片；6.74165八位平行装载输入八位并行输出移位存储器芯片；7.电路连接导线；8.示波器。
实验步骤实验一：SR触发器的应用1.将SR触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验二：JK触发器的应用1.将JK触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验三：D触发器的应用1.将D触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验四：T触发器的应用1.将T触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验五：时序电路的设计1.使用74LS165芯片进行时序电路的设计；2.根据设计要求，连接芯片及其他元件；3.调试硬件连接，确保电路连接无误；4.给予输入信号，观察时序电路的输出变化；5.记录观察结果。
实验结果与分析实验一：SR触发器的应用观察实验一中的SR触发器，当S=0，R=0时，输出保持不变。
当S=1，R=0时，输出为1。
当S=0，R=1时，输出为0。
当S=1，R=1时，输出无法确定，可能产生非正常状态。
JK触发器实现197,194,及有限状态机实验报告分析
JK触发器实现197，194，及有限状态机实验报告一、实验目的1.熟悉JK触发器的工作原理2.熟悉有限状态机的工作原理二、实验仪器及器件1.器件74LS48, 74LS73，,CLOCK,MPX2-CC-BULE,及相关逻辑门三、实验预习1. 复习有关译码显示原理。
2.预习JK触发器和有限状态机的原理四、实验原理1.JK触发器JK触发器的逻辑符号如图JK触发器的逻辑符号从特征可以知道JK触发器是功能最齐全的，具有置0、置1、保持和翻转四个功能，其特征方程为：JK触发器的特征表：2.有限状态机有限状态自动机(FSM：Finite State Machine)，简称状态机，是表示有限多个状态以及在这些状态之间转移和动作的数学模型。
状态存储关于过去的信息，它反映从系统开始到现在时刻输入的变化；转移指示状态变更，用必须满足来确使转移发生的条件来描述它；动作是在给定时刻要进行的活动描述。
有多种类型的动作：◆∙ 进入动作（entry action）：在进入状态时进行；◆∙ 退出动作：在退出状态时进行；◆∙ 输入动作：依赖于当前状态和输入条件进行；◆∙ 转移动作：在特定转移时进行。
电路特点：3.74LS194图中74LS194为移位寄存器。
它具有左移、右移，并行送数、保持及清除等五项功能。
其引脚图如图（六）所示。
其中Cr为清除端，CP为时钟输入端，S0、S1为状态控制端，DSR为右移数据串行输入端，DSL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，QA、QB、QC、QD为数据输出端。
其功能表如表（二）所示。
节拍发生器工作开始时，必须首先进行清零。
当Cr负脉冲过后QA、QB、QC、QD全为零。
JK触发器Q=1，因而S1=S0=1，实现并行送数.当第一个脉冲的上升沿到达后，置入0111，CP下降沿到达后Q=0，即S1=0，S0=1，实现右移功能。
在CP作用下输出依次为1011，1101，1110，第四个CP下降沿到达后又使Q=1，实现第二个循环。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重庆三峡学院
实验报告
课程名称EDA原理及应用
实验名称JK触发器
实验类型设计学时 2
系别电信学院专业电子信息工程
年级班别2016级班开出学期2018-2019第1期
学生姓名学号
实验教师王仕发成绩
2018年 11 月 2 日
然后选择菜单Tool\Netlist Viewers\RTL Viewer，得到下图：
六、心得体会
通过本次实验，我更加熟练的掌握Quartusll的VHDL语言描述输入法和掌握VHDL语言，经过了老师的指导和同学的帮助，编写出了程序并进行了编译，得到相应的程序图，实验过程中也遇到了许许多多的困难，出现了许多错误，例如编程语言掌握不牢固，缺少标点，编译错误等等。
经过这次之后，我相信对这门语言有了更多的了解，为后面EDA的学习及工作中的应用打下了坚实的基础。