P阱CMOS芯片制作工艺设计
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS 晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
CMOS制作基本工艺解读
CMOS制作基本步骤CMOS的制作步骤是需要经过一系列的复杂的化学和物理操作最终形成集成电路。
而做为一名集成电路版图（ic layout）工程师，对于这个在半导体制造技术中具有代表性的CMOS工艺流程有个系统的了解是有很大帮助的。
个人认为只有了解了工艺的版工才会在IC Layout的绘制中考虑到你所画的版图对流片产生的影响。
芯片制造厂（Fab）大概分为：扩散区，光刻区，刻蚀区，离子注入区，薄膜区和抛光区。
扩散是针对高温工艺，光刻利用光刻胶在硅处表面刻印，刻蚀将光刻胶的图形复制在硅片上，离子注入对硅片掺杂，薄膜区淀积介质层和金属层，抛光主要是平坦化硅片的上表面。
简化的CMOS工艺由14个生产步骤组成：（1）双阱注入在硅片上生成N阱和P阱。
（2）浅槽隔离用于隔离硅有源区。
（3）通过生长栅氧化层、淀积多晶硅和刻印得到栅结构。
（4）LDD注入形成源漏区的浅注入。
（5）制作侧墙在随后的源、漏注入当中保护沟道。
（6）中等能量的源、漏注入，形成的结深大于LDD的注入深度。
（7）金属接触形成硅化物接触将金属钨和硅紧密结合在一起。
（8）局部互连形成晶体管和触点间的第一层金属线。
（9）第一层层间介质淀积，并制作连接局部互连金属和第一层金属的通孔1。
（10）用于第一次金属刻蚀的第一层金属淀积金属三明治结构并刻印该层金属。
（11）淀积第二层层间介质并制作通孔2。
（12）第二层金属通孔3淀积第二层金属叠加结构，并淀积和刻蚀第三层层间介质。
（13）第三层金属到压点刻蚀、合金化重复这些成膜工艺直到第五层金属压焊淀积完毕，随后是第六层层间介质和钝化层的制作。
（14）最后一步工艺是参数测试，验证硅片上每一个管芯的可靠性。
在之前的文章中以一个PMOS和一个NMOS构成的反相器为例，简单的分步介绍了CMOS制作的基本步骤，整个流程就是对上述步骤的详细解说。
不同的是（9）（10）被合在一起介绍，（11）（12）（13）被合在一起介绍，而（14）则没有列入到详解步骤中。
CMOS工艺阱的选择
CMOS集成电路工艺体硅CMOS工艺设计中阱工艺的选择(1) p阱工艺实现CMOS电路的工艺技术有多种。
CMOS是在PMOS工艺技术基础上于1963年发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。
由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。
于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件，在当时成为最佳的工艺组合。
考虑到空穴的迁移率比电子迁移率要低近2倍多，且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。
因此，采用p阱工艺有利于CMOS电路中两种类型器件的性能匹配，而尺寸差别较小。
p阱CMOS经过多年的发展，已成为成熟的主要的CMOS工艺。
与NMOS工艺技术一样，它采用了硅栅、等平面和全离子注入技术。
(2) n阱工艺为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n阱CMOS工艺得到了重视和发展。
它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。
n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。
首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。
这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。
这是因为在这些动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS型。
另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源—电子碰撞电离所产生的衬底电流，在n 阱CMOS中通过较低寄生电阻的衬底流走。
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
Bimos工艺流程
BiCMOS工艺及其工艺流程该工艺采用P型衬底，形成双埋层，对双极器件可减小集电极串联电阻，对CMOS器件可提高器件的抗闩锁能力和减少衬底浓度对器件参数的影响。
作N型薄外延（2.0 μm），外延层作为双极器件的集电极区和PMOS晶体管的有源区。
在外延层上推P阱，形成NMOS晶体管的有源区，开槽高压氧化并结合P＋注入形成的PN结，实现电路元器件的隔离，并获得比较好的表面平坦度，这种隔离方式，可减小器件的侧壁电容，从而提高器件特性。
作高浓度N＋扩散，进一步减小NPN 晶体管的集电极串联电阻，降低了NPN晶体管的寄生参数，也提高了NPN晶体管的频率特性和电流驱动能力。
采用SiO2注入可防止沾污，同时获得更薄的基区。
用重掺杂多晶硅作为CMOS晶体管的栅极和NPN晶体管的发射极，以获得较薄的结深，减小栅极和发射极的寄生参数，从而提高器件的速度性能。
采用薄栅氧化层（35 nm）和栅与源漏的自对准结构，减小器件的寄生参数，获得更高性能的CMOS晶体管。
双层金属Ti－Al实现浅结元器件的互连，为提高电路的可靠性和稳定性，采用PECVD SiNx介质作为电路的钝化薄膜。
在P型衬底上分别形成N＋和P＋埋层后，接着进行N型薄外延。
注入硼，经高温退火和推结形成P阱。
用反应离子刻蚀出硅槽，然后进行高压氧化。
注入高剂量的磷并在高温下退火，以形成NPN晶体管的深集电区。
薄栅氧后注入硼，形成双极器件的基区。
刻出发射极窗口后，LPCVD淀积一层多晶硅，接着进行高剂量砷注入。
反应离子刻蚀出栅极和发射极，分别注入高剂量的N型和P型杂质，经退火处理，形成MOS晶体管的源漏接触区、NPN晶体管的发射区和基区。
接着LPCVD淀积二氧化硅，用反应离子刻蚀出元器件的接触孔。
分别蒸发Ti和Al金属层，实现元器件的互连，最后作PECVD SiNx介质薄膜形成钝化层。
BiCMOS结构，一般由CMOS单元和npn晶体管组成。
随着应用的不同，BiCMOS结构也有不同程度或不同形式的变化，如可能是CMOS单元同双极横向晶体管结构的结合，也可能是功率MOS同双极结构的结合，其结构的变化，是由应用电路的结构和性能需求决定的。
P阱CMOS芯片制作工艺设计资料
NMOS管参数设计与计算
•由
BV GS 25V
得
E t BV
OX ox
GS
tox 25/ EOX 417A0
从而有：
COX OX / tox
3.9 8.851014 / 4.17 106
8.28108 F / cm
XUT School of sciences
NMOS管参数设计与计算
•饱和电流： IDSat WunCox VGS VT 2 / 2L 1mA
W / L 2103 /(6008.28108 32 ) 4.47
•跨导：
g m WunCOX (VGS VT ) / L 2ms W / L 2103 /(3 6008.28108 ) 13.4
•于是取：W/L 13.4
XUT School of sciences
NMOS管参数设计与计算 •由截止频率： fmax un (VGS VT ) / 2L2 3GH Z
知：L 3.1um
由 BVDS 35V 和经验公式：BVDS 60(Eg /1.1)3/2(NB /1016)3/4
知： N A 2.13 1016 cm3
知：N D 2.13 1016 cm3
XUT School of sciences
PMOS管参数设计与计算
•又因为阈值电压： VTp QSD / Cox QSS / Cox 2fn ms
•其中： QSD qND XdT XdT (4fn / NDq)1/2
fn KTIn (ND / ni ) / q
P阱CMOS芯片制作工艺设计
制作：韩光、黄云龙、 黄文韬
设计任务
P阱 CMOS芯 片制作工
P阱CMOS工艺
以金属-氧化物-半导体（MOS）场效应 晶体管为主要元件构成的集成电路 。简 称MOSIC 。1964年研究出绝缘栅场效 应晶体管。直到1968年解决了MOS器件 的稳定性，MOSIC得到迅速发展。
MOS具有以下优点
• 与双极型集成电路相比，MOSIC具有以下 优点：①制造结构简单，隔离方便。②电 路尺寸小、功耗低适于高密度集成。③ MOS管为双向器件，设计灵活性高。④具 有动态工作独特的能力。⑤温度特性好。 其缺点是速度较低、驱动能力较弱。一般 认为MOS集成电路功耗低、集成度高，宜 用作数字集成电路；双极型集成电路则适 用作高速数字和模拟电路。
P阱CMOS工艺
• 阱的定义:在衬底上形成的、掺杂类型与衬 底相反的区域称为阱或称为盆. • P阱CMOS原始衬底采用n型,注入p(浓度比 N衬底高5~~10倍)型杂质形成P阱. • P阱CMOS工艺适于制备静态逻辑电路. • 光刻定义:是一种图形复印和化学腐蚀相结合的
精密表面加工技术(是集成电路工艺中的关键性技 术)(图形转移过程).
P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底，在其上 制作P阱。NMOS管做在P阱内，PMOS管 做在N型衬底上。P阱工艺包括用离子注入 或扩散的方法在N型衬底中掺进浓度足以中 和N型衬底并使其呈P型特性的P型杂质， 以保证P沟道器件的正常特性。
P阱CMOS工艺
P阱杂质浓度的典型值要比N型衬底中的高 5~10倍才能保证器件性能。然而P阱的过度 掺杂会对N沟道晶体管产生有害的影响，如 提高了背栅偏置的灵敏度，增加了源极和 漏极对P阱的电容等。
P阱CMOS工艺
• 电连接时，P阱接最负电位，N衬底接最正电位，S器 件之间的相互隔离。P阱CMOS芯片剖面示意图见 下图。
微电子技术经验综合实践P阱CMOS芯片制作工艺设计
微电子技术经验综合实践P阱CMOS芯片制作工艺设计微电子技术经验综合实践是一个非常重要的环节，它能够让我们将课堂上学到的知识真正应用到实际生产中。
在这个综合实践中，我选择了P 阱CMOS芯片制作工艺设计作为我的主题。
下面我将详细介绍我在这个实践过程中所做的工作。
首先，我进行了对P阱CMOS芯片制作工艺设计的相关研究。
通过查阅大量的文献资料和学习课堂上的知识，我了解到P阱CMOS芯片制作工艺设计是将P阱工艺和CMOS工艺相结合，以实现高性能、低功耗和高集成度的芯片设计。
在这个过程中，我学习了P阱工艺的基本原理和CMOS 工艺的基本流程，并深入了解了P阱CMOS芯片制作中各个工艺步骤的原理和要点。
接下来，我进行了P阱CMOS芯片制作工艺设计的实践操作。
首先，我根据设计要求，使用EDA软件绘制了P阱CMOS芯片的布图。
然后，我根据布图设计，确定了P阱CMOS芯片的工艺流程，并制定了详细的工艺参数和工艺步骤。
在实践过程中，我特别注意了P阱区域的掺杂和沉积工艺，以及与P阱区域相关的金属电极和接线的设计和制作。
在进行实践操作的同时，我还进行了相关的测试和分析。
通过使用测试仪器和设备，我对制作好的P阱CMOS芯片进行了电学测试和物理性能的评估。
我关注了P阱CMOS芯片的功耗、速度、噪声等性能指标，并进行了数据统计和分析。
通过这些测试和分析，我能够判断制作的P阱CMOS芯片是否符合设计要求，以及可以进一步优化和改进的地方。
最后，我对整个实践过程进行了总结和反思。
通过这个实践过程，我深入了解了P阱CMOS芯片制作工艺设计的原理和方法，并提高了设计和操作的能力。
同时，我也认识到了在实践中遇到的问题和困难，以及解决问题的方法。
在未来的学习和工作中，我将继续努力，不断提高自己的技能和能力。
总的来说，P阱CMOS芯片制作工艺设计是一个非常有挑战性和有意义的实践项目。
通过这个实践项目，我不仅学到了很多理论知识，还提高了实践操作技能。
CMOS制作基本工艺
CMOS制作基本工艺CMOS的制作步骤是需要经过一系列的复杂的化学和物理操作最终形成集成电路。
而做为一名集成电路版图（iclayout）工程师，对于这个在半导体制造技术中具有代表性的CMOS工艺流程有个系统的了解是有很大帮助的。
个人认为只有了解了工艺的版工才会在ICLayout的绘制中考虑到你所画的版图对流片产生的影响。
芯片制造厂（Fab）大概分为：扩散区，光刻区，刻蚀区，离子注入区，薄膜区和抛光区。
扩散是针对高温工艺，光刻利用光刻胶在硅处表面刻印，刻蚀将光刻胶的图形复制在硅片上，离子注入对硅片掺杂，薄膜区淀积介质层和金属层，抛光主要是平坦化硅片的上表面。
简化的CMOS工艺由14个生产步骤组成：（1）双阱注入在硅片上生成N阱和P阱。
（2）浅槽隔离用于隔离硅有源区。
（3）通过生长栅氧化层、淀积多晶硅和刻印得到栅结构。
（4）LDD注入形成源漏区的浅注入。
（5）制作侧墙在随后的源、漏注入当中保护沟道。
（6）中等能量的源、漏注入，形成的结深大于LDD的注入深度。
（7）金属接触形成硅化物接触将金属钨和硅紧密结合在一起。
（8）局部互连形成晶体管和触点间的第一层金属线。
（9）第一层层间介质淀积，并制作连接局部互连金属和第一层金属的通孔1。
（10）用于第一次金属刻蚀的第一层金属淀积金属三明治结构并刻印该层金属。
（11）淀积第二层层间介质并制作通孔2。
（12）第二层金属通孔3淀积第二层金属叠加结构，并淀积和刻蚀第三层层间介质。
（13）第三层金属到压点刻蚀、合金化重复这些成膜工艺直到第五层金属压焊淀积完毕，随后是第六层层间介质和钝化层的制作。
（14）最后一步工艺是参数测试，验证硅片上每一个管芯的可靠性。
在之前的文章中以一个PMOS和一个NMOS构成的反相器为例，简单的分步介绍了CMOS制作的基本步骤，整个流程就是对上述步骤的详细解说。
不同的是（9）（10）被合在一起介绍，（11）（12）（13）被合在一起介绍，而（14）则没有列入到详解步骤中。
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS 晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《微电子技术综合实践》设计报告题目：P阱CMOS芯片制作工艺设计院系：自动化学院专业班级：微电101学生学号：3100431112学生姓名：指导教师姓名：职称：起止时间：2013年6月27日—7月8日成绩：目录一、设计要求 31、设计任务 32、特性指标要求 33、结构参数参考值 34、设计内容 3二、MOS管的器件特性设计 31、NMOS管参数设计与计算 32、PMOS管参数设计与计算 4三、工艺流程设计 51、衬底制备 52、初始氧化 63、阱区光刻 64、P阱注入 65、剥离阱区的氧化层 66、热生长二氧化硅缓冲层 67、LPCVD制备Si3N4介质 68、有源区光刻：即第二次光刻 79、N沟MOS管场区光刻 710、N沟MOS管场区P+注入 711、局部氧化 812、剥离Si3N4层及SiO2缓冲层 813、热氧化生长栅氧化层 814、P沟MOS管沟道区光刻 815、P沟MOS管沟道区注入 816、生长多晶硅 817、刻蚀多晶硅栅 818、涂覆光刻胶 919、刻蚀P沟MOS管区域的胶膜 920、注入参杂P沟MOS管区域 921、涂覆光刻胶 922、刻蚀N沟MOS管区域的胶膜 923、注入参杂N沟MOS管区域 924、生长PSG 925、引线孔光刻 1026、真空蒸铝 1027、铝电极反刻 10四、P阱光刻版 111.氧化生长 112.曝光 123.氧化层刻蚀 124.P阱注入 135.形成P阱 136.氮化硅的刻蚀 147.场氧的生长 148.去除氮化硅 159.栅氧的生长 1610.生长多晶硅 1611.刻蚀多晶硅 1712.N＋离子注入 1713.P+离子注入 1714.生长磷化硅玻璃PSG 1815.光刻接触孔 1816.刻铝 1917.钝化保护层淀积 20五、工艺实施方案 20六、心得体会 22七、参考资料23一．设计要求：1、设计任务：N 阱CMOS 芯片制作工艺设计2、特性指标要求n 沟多晶硅栅MOSFET ：阈值电压V Tn =0.5V, 漏极饱和电流I Dsat ≥1mA, 漏源饱和电压V Dsat ≤3V ，漏源击穿电压BV DS =35V, 栅源击穿电压BV GS ≥25V, 跨导g m ≥2mS, 截止频率f max ≥3GHz （迁移率µn =600cm 2/V ·s ）p 沟多晶硅栅MOSFET ：阈值电压V Tp = -1V, 漏极饱和电流I Dsat ≥1mA, 漏源饱和电压V Dsat ≤3V ，漏源击穿电压BV DS =35V, 栅源击穿电压BV GS ≥25V, 跨导g m ≥0.5mS, 截止频率f max ≥1GHz （迁移率µp =220cm 2/V ·s ） 3、结构参数参考值：N 型硅衬底的电阻率为20cm ∙Ω；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000 Å；P 阱掺杂后的方块电阻为3300Ω/ ，结深为5~6m μ；NMOS 管的源、漏区磷掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2m μ； PMOS 管的源、漏区硼掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2m μ； 场氧化层厚度为1m μ；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。
4、设计内容1、MOS 管的器件特性参数设计计算；2、确定p 阱CMOS 芯片的工艺流程，画出每步对应的剖面图；3、分析光刻工艺，画出整套光刻版示意图；4、 给出n 阱CMOS 芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果）二．MOS 管的器件特性设计1、NMOS 管参数设计与计算： 由ox B GS t E BV =得417106256=⨯≥=cm V B GS ox E BV t Å ,oxox ox t C ε=则28103.8cm F C ox -⨯≤ GHz LV V f T GS n 12)(2max ≥-=πμ得m L μ23.3≤ 再由mA V V LC W I T GS OXp DSAT ≥-=2)(2μ，式中（V GS -V T ）≥V DS (sat)，得2.12≥LW2.12≥∴LW阈值电压ms fn oxoxSS SD TP t Q Q V φφε+---=2)||((max)T A SD xd eN Q =(max) 21)4(Afn s T eN xd φε=取D N 发现当317101-⨯=cm N D 时V V TP 05.1-=符合要求,又22L qN BV sD DS ε=得m L μ7.0≥ 2、PMOS 管参数设计与计算：因为ox B GS t E BV =,其中，=B E 6×610cmV ，V BV GS 25≥ 所以417106256=⨯≥=cmV B GS ox E BV t Å 饱和电流：2()()2p oxD GS T W C I sat V V Lμ=-，式中（V GS -V T ）≥V DS (sat)，I Dsat ≥1mA 故可得宽长比：51.4≥L W由ms V V LC W V I g T GS OXn GS D m 2)(≥-=∂∂=μ可得宽长比： 51.13≥L W∴51.13≥L Wms fp oxoxSS SD TN t Q Q V φφε++-=2||(max)取nmos 衬底浓度为316104.1-⨯cm 查出功函数差与掺杂浓度的关系可知：V ms 12.1-=φ)ln(iA fp n N e KT =φ 2'8106.1cm c qQ Q SSSS -⨯== T D SD xd eN Q =(max) 21)4(Dfp s T eN xd φε=V V TN 045.0=符合要求又 22L qN BV s A DS ε=可知m qN BV L ADSs με23.12=≥ 故取m L μ2= 14=LW三 .工艺流程分析1、衬底制备。
由于NMOS 管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过硼离子注入来调节。
CMOS 器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P 型硅做衬底，电阻率约为20Ω•CM 。
2、初始氧化。
电路的制造工艺流程序列的第一次氧化。
←← SiO 2衬底N-Si3、阱区光刻。
是该款P 阱硅栅CMOS 集成电路制造工艺流程序列的第一次光刻。
若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。
去胶等诸工序。
4、P 阱注入。
是该P 阱硅栅COMS 集成电路制造工艺流程序列中的第一次注入参杂。
P 阱注入工艺环节的工艺要求是形成P 阱区。
5、剥离阱区氧化层。
6、热生长二氧化硅缓冲层：消除Si-Si3N4界面间的应力，第二次氧化。
7、LPCVD 制备Si 3N 4介质。
综合5.6.7三个步骤如下图8、有源区光刻：即第二次光刻N-subP-welSi3N4薄氧N-subP-wellN-SiSiO 29、N 沟MOS 管场区光刻。
即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N 沟MOS 管的场区注入窗口。
10、N 沟MOS 管场区P+注入： 第二次注入。
N 沟MOS 管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。
同时，场区注入还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生mos 管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。
综合9，10两个步骤如图11、局部氧化： 。
12、剥离Si3N4层及SiO2缓冲层。
综合11，,12两个步骤如图N-SiP-wellSi 3N 4N-SP光刻胶N-SiP-B+13、热氧化生长栅氧化层：第四次氧化。
14、P沟MOS管沟道区光刻：第四次光刻-以光刻胶做掩蔽层。
15、P沟MOS管沟道区注入：第四次注入，该过程要求调解P沟MOS管的开启电压。
综合13,14,15三个步骤如图B+PN-Si16、生长多晶硅。
17、刻蚀多晶硅栅：第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。
综合16,17两个步骤如图18、涂覆光刻胶。
19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。
同时，此过程所进行的P+注入也可实现电路所设置的P+保护环。
综合18.19.20三个步骤如图21、涂覆光刻胶。
22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。
同时，此过程所进行的N+注入也实现了电路所设置的N+保护环。
24、生长磷硅玻璃PSG。
综合21.22.23.24四个步骤如图25、引线孔光刻：第八次光刻，如图26、真空蒸铝。
27、铝电极反刻：第九次光刻综合26.27两个步骤如图PSGN-S P+P- P+N+ N+光刻胶N-SiP As至此典型的P 阱硅栅CMOS 反相器单元的管芯制造工艺流程就完场了。
四．P 阱光刻板计算过程；P 沟：m L μ2=14=L Wm L μ28= m L μ35.1= N 沟：m L μ2= 13=LWm L μ26= m L μ35.1= 对于掩模板m l μ8232=+⨯= 实际取值应稍大于所以 故最终m l μ9= m w μ28= 1.氧化生长PSGN-Si P P-PN NVDDINOUT PN SDD SAl2.曝光3.氧化层刻蚀4.P阱注入5.形成P阱6.氮化硅的刻蚀计算过程；P 阱有源区应与P 阱相同m L L L L l μ845.15.1==++≥取为9m μ13=LW故6≥w w 取28m μ7.场氧的生长8.去除氮化硅计算过程；l 应略大于沟道长度故取为2.5m μ 宽应与掩模板宽一致而上方宽度取5mμ不影响结果9.栅氧的生长10.生长多晶硅11.刻蚀多晶硅12.N＋离子注入13.P+离子注入14.生长磷化硅玻璃PSG15.光刻接触孔计算过程；接触孔模板 源极长3m μ 故接触孔长应小于3m μ取2m μ，宽取3m μ16.刻铝17.钝化保护层淀积五．工艺实施方案工艺步骤工艺名称工艺目的设计目标结构参数工艺方法工艺条件1 衬底选择得到衬底电阻率20Ω⋅cm晶向<100>2 一次氧化（外延）为形成p阱提供掩蔽膜厚度：0.435μm干氧-湿氧-干氧干氧1200℃10min湿氧1200℃20min干氧1200℃10min3 一次光刻为硼提供扩散窗口电子束曝光正胶4 一次离子注入注入形成P阱3300RΩ=离子注入5 一次扩散热驱入达到P阱所需深度结深5μm163310AN cm-=⨯有限表面源扩散1200T C=180mint=6 二次氧化作为氮化硅膜的缓冲层膜厚膜厚600Å 干氧氧化1200T C=9mint=7 氮化硅膜淀积作为光刻有源区的掩蔽膜膜厚1000ÅLPCVD8 二次光刻为磷扩散提供窗口电子束曝光正胶9 场氧一利用氮化硅的掩蔽，在没有氮化硅、经P+离子注入的区域生成一层场区氧化层厚度1000Å湿氧氧化1200T C=，95℃水温。