计数器的原理
计数器的工作原理
计数器的工作原理
计数器是一种电子设备，用于计算和记录输入信号的次数或频率。
它可以按照规定的步进值递增或递减，并在达到设定值时反馈相应的信号。
计数器通常由触发器和逻辑门构成。
触发器是存储数据的元件，可以保持两个稳定状态：高电平（1）和低电平（0）。
逻辑门是处理输入信号的逻辑电路元件，常见的有与门、或门和非门。
当输入信号触发计数器时，触发器开始计数。
计数器根据设定的步进值，递增或递减触发器中的数值。
当触发器中的数值达到设定值时，计数器将反馈一个信号，通常是一个电平变化或触发另一个逻辑电路的操作。
计数器的工作原理可以简单描述为以下几个步骤：
1. 初始化：将计数器的触发器清零，确保初始状态为零。
2. 输入信号检测：当输入信号到达计数器时，触发器开始接收并处理信号。
3. 计数操作：根据输入信号的特性，计数器递增或递减触发器中的数值。
4. 达到设定值：计数器持续计算触发器中的数值，直到达到设定的值。
5. 反馈信号：当触发器中的数值与设定值相等时，计数器将反馈一个信号，通常用于触发其他操作。
计数器可应用于许多领域，如计时器、频率测量、物料计数等。
通过调整计数器的步进值和设定值，可以实现不同的计数需求。
计数器的工作原理
计数器的工作原理
计数器是一种能够记录和计算输入信号的电子设备。
它可以根据输入信号的变化，将对应的数字进行递增或递减，实现计数的功能。
计数器一般由触发器、逻辑门和反馈电路组成。
触发器是计数器的核心元件，它能够存储一个或多个比特的二进制数字。
逻辑门用于控制触发器之间的连接方式，以及触发器的状态转换条件。
反馈电路会使计数器在达到特定条件时回到初始状态，实现循环计数。
计数器工作的基本原理是：根据输入信号的上升或下降沿，在触发器之间传递和转换数据。
当输入信号的状态发生变化时，逻辑门会判断当前触发器的输出值，并根据预设的逻辑条件确定是否进行状态转换。
如果触发器满足条件，它会更新自身的状态，并将数据传递给下一个触发器，以实现数字的递增或递减。
计数器可以分为同步计数器和异步计数器两种。
同步计数器的各个触发器是同时更新状态的，而异步计数器的触发器是按照特定的顺序进行状态更新的。
同步计数器具有高速度和较简单的设计，适用于信号变化频率较高的场景，而异步计数器适用于复杂计数场景，可以实现多种不同的计数序列。
除了基本的计数功能，计数器还可以实现其他扩展功能，如预设初始值、计数方向控制、并行加载数据等。
计数器广泛应用
于各种电子设备和系统中，如时钟电路、频率计数器、电子游戏、计时器等。
计数器的生产原理及应用
计数器的生产原理及应用一、计数器的概述计数器是一种常见的电子数字电路，用于记录和储存一个系统中的事件次数。
它广泛应用于各种计量、控制和通信系统中。
计数器可以实现对事件的计数、统计、控制和监测等功能，具有重要的实用价值。
二、计数器的基本原理计数器由触发器和逻辑门组成。
触发器是一种能够存储一个位数的器件，逻辑门则用来控制触发器的动作。
计数器通过不同的触发器和逻辑门连接方式的组合，可以实现不同的计数功能。
以下是计数器的基本原理： 1. 计数器由多个触发器组成，每个触发器用来存储一个二进制位。
2. 可以选择不同的触发器类型，如D触发器、JK触发器、T触发器等。
3. 逻辑门控制触发器的动作，使其按照特定的规则进行状态转移。
4. 计数器的输出是触发器的状态，即存储的二进制数。
5. 计数器可以实现二进制、十进制、BCD等不同进制的计数功能。
三、计数器的工作原理计数器的工作原理基于二进制的加法法则。
当计数器接收到一个时钟信号时，触发器的状态会按照特定的规则进行改变，从而实现计数功能。
以下是计数器的工作原理： 1. 初始化：将计数器的触发器清零，将所有的触发器置为初始状态。
2. 计数：当计数器接收到一个时钟信号时，根据逻辑门的控制信号，触发器的状态会发生改变。
比如，对于一个4位二进制计数器，每次时钟信号到来时，低位触发器计数加一，如果低位触发器的状态溢出，则向高位触发器进位。
这样，整个计数器就完成了一次计数。
3. 循环：计数达到最大值后，会自动循环回到初始状态，重新开始计数。
四、计数器的应用计数器广泛应用于各种领域，包括计算机、通信、仪器仪表等。
以下是计数器的一些常见应用场景：1.频率计数器：用于测量信号频率，比如无线电设备中的频率计数器。
2.时钟电路：用于产生各种时基信号，比如计算机的时钟电路。
3.事件计数器：用于统计事件的次数，比如流量计、计步器等。
4.位置计数器：用于测量位置的变化，比如机器人的编码器。
计数器的原理
计数器的原理
计数器是一种电子电路，用于计数和记录输入的事件或信号的次数。
它由触发器和逻辑门组成，并通过时钟信号来控制其计数动作。
一个简单的计数器通常由多个触发器级联连接而成。
每个触发器都有两个稳定的输出状态，分别表示0和1。
当时钟信号上升沿到来时，触发器接收输入信号，并根据触发器的特性决定是否改变其输出状态。
触发器的输出状态会传递给下一个触发器作为输入。
计数器的计数方式有两种：二进制计数和BCD（二进制编码十进制）计数。
二进制计数器按照二进制数进行计数，例如从0000到1111。
BCD计数器是一种特殊的二进制计数器，可以按照十进制数进行计数，例如从00到99。
计数器可以实现多种计数模式，如正向计数和逆向计数。
在正向计数模式下，计数器按照从0递增到最大计数值的顺序进行计数。
在逆向计数模式下，计数器按照从最大计数值递减到0的顺序进行计数。
计数器还可以根据特定条件进行计数操作的控制，例如仅在满足某个条件时进行计数，或者在满足某个条件后暂停计数。
这些控制逻辑通常由逻辑门和其他辅助电路实现。
总之，计数器是一种用于计数和记录事件次数的电子电路。
它
利用触发器和逻辑门实现计数操作，并通过时钟信号和控制逻辑来控制计数器的计数方式和模式。
计数器的工作原理
计数器的工作原理计数器是一种常见的数字电路，用于对输入信号进行计数和记录。
它在数字系统中起着至关重要的作用，能够实现对信号的计数、记录和控制。
本文将对计数器的工作原理进行详细介绍，希望能帮助读者更好地理解和应用计数器。
计数器的基本原理是利用触发器和逻辑门构成的数字电路来实现对输入信号的计数和记录。
触发器是计数器的核心元件，它能够存储一个比特的信息，并根据时钟信号进行状态的转换。
而逻辑门则用来控制触发器的状态转换，从而实现对输入信号的计数和记录。
在一个简单的二进制计数器中，通常会采用多个触发器和逻辑门构成一个计数器模块。
当输入信号到达时，逻辑门会对触发器的状态进行控制，使得触发器按照一定的规律进行状态转换，从而实现对输入信号的计数。
当计数器达到规定的计数值时，可以输出一个脉冲信号，用来控制其他数字系统的工作。
除了二进制计数器外，还有很多其他类型的计数器，如BCD计数器、同步计数器、异步计数器等。
它们在结构和工作原理上都有所不同，但基本的工作原理都是利用触发器和逻辑门构成的数字电路来实现对输入信号的计数和记录。
计数器在数字系统中有着广泛的应用，例如在计时器、频率计、分频器等电路中都会用到计数器。
它能够实现对信号的计数和记录，从而实现对数字系统的控制和调节。
在数字逻辑电路设计中，计数器也是一个非常重要的组成部分，能够实现对数字信号的处理和控制。
总的来说，计数器是一种重要的数字电路，能够实现对输入信号的计数和记录。
它的工作原理基于触发器和逻辑门构成的数字电路，能够实现对输入信号的计数和控制。
计数器在数字系统中有着广泛的应用，是数字逻辑电路设计中的重要组成部分。
希望本文对读者能够有所帮助，更好地理解和应用计数器。
计数器基本工作原理
计数器基本工作原理计数器是数字电路中常见的一种组合逻辑电路，用于实现计数功能。
它可以用于各种计数应用，如时钟、频率分频、数据传输等。
计数器的基本工作原理是通过触发器和逻辑门的组合，实现对输入信号的计数和累加。
本文将介绍计数器的基本工作原理及其应用。
首先，计数器由触发器和逻辑门组成。
触发器是一种存储器件，可以存储一个比特的信息。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
逻辑门则是用于实现逻辑运算的电路，常见的逻辑门有与门、或门、非门、异或门等。
通过适当的连接和组合，触发器和逻辑门可以实现各种计数器的功能。
其次，计数器可以分为同步计数器和异步计数器。
同步计数器的各个触发器是同时触发的，因此其计数是同步进行的；而异步计数器的各个触发器是按照一定的时序触发的，因此其计数是异步进行的。
同步计数器和异步计数器各有其适用的场合，可以根据具体的应用需求选择合适的计数器类型。
另外，计数器还可以分为向上计数器和向下计数器。
向上计数器是按照正序进行计数的，即从0开始逐次增加；而向下计数器则是按照倒序进行计数的，即从最大值逐次减少。
向上计数器和向下计数器也可以根据具体的应用需求进行选择。
最后，计数器在数字电路中有着广泛的应用。
它可以用于实现各种计数功能，如频率分频器、脉冲计数器、数据传输等。
在数字系统中，计数器是非常重要的组成部分，它可以实现时序控制、数据处理、状态机等功能。
综上所述，计数器是数字电路中常见的组合逻辑电路，通过触发器和逻辑门的组合实现对输入信号的计数和累加。
它可以分为同步计数器和异步计数器，向上计数器和向下计数器，具有广泛的应用价值。
希望本文的介绍能够帮助读者更好地理解计数器的基本工作原理及其应用。
计数器原理
计数器原理
计数器是一种电子设备或电路，用于记录发生的事件次数。
它根据特定的输入脉冲计数器，每次接收到一个脉冲时，
计数器的值就会增加。
计数器可以用于各种应用，如频率计，计时器和位置计数器等。
计数器的原理基于二进制数制和触发器技术。
一般情况下，计数器由多个触发器组成，每个触发器可以存储一个二进
制位。
计数器的输出由多个触发器的状态组成，每个触发
器的状态取决于上一个触发器的状态和输入脉冲的边沿。
在一个简单的二进制计数器中，每个触发器的输出连接到
下一个触发器的输入。
当输入脉冲触发计数器时，每个触
发器的状态将按照二进制规律（从0到1，从1到0）进行变化。
例如，一个4位计数器可以表示0-15之间的数字。
当计数器的值达到最大值（二进制1111）时，它将归零并
重新开始计数。
根据需要，计数器可以是同步的或异步的。
同步计数器的
所有触发器在一个时钟脉冲到达时都会同时更新。
异步计
数器的每个触发器则根据上一个触发器的状态独立地进行
更新。
计数器还可以通过其他逻辑电路来实现特定的功能。
例如，一个预定的计数器可以在计数值达到某个特定值时触发外
部事件，或者在特定条件下停止计数。
总之，计数器通过接收输入脉冲来记录事件次数，并以二进制形式显示计数值。
它是电子领域中常见的基础组件，广泛应用于各种计数和测量应用中。
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
计数器的原理
计数器的原理文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
计数器的实验原理
计数器的实验原理
计数器是一种电子设备，用于对输入信号的数量进行计数。
它通常由一个或多个触发器和组合逻辑电路构成。
触发器是计数器的基本构建单元，它可以在输入信号的上升沿或下降沿触发状态的改变。
触发器可以存储一个二进制位，常用的触发器有RS触发器、D触发器、JK触发器等。
组合逻辑电路用于控制触发器的状态转换。
通过逻辑门（如与门、或门、非门等）以及触发器之间的互连，可以实现复杂的计数逻辑。
例如，一个4位二进制计数器可以通过四个D触
发器和若干逻辑门组成。
当计数器接收到一个时钟脉冲信号时，逻辑电路会根据当前触发器的状态和逻辑控制信号来决定是否进行状态转换。
这样，计数器就可以记录输入信号的数量。
计数器的输出可以表示为二进制数，可以用来显示或进一步处理。
比如，可以将计数器连接到数码显示器上，以实时显示当前计数值。
实验中，可以通过给计数器的输入引脚接上一个外部信号源，如一个定时器或按钮开关。
然后观察计数器输出的变化，验证计数器是否按照预期进行计数。
需要注意的是，计数器的位数决定了最大可计数的数量。
当计数器达到最大数值后，可以通过递增到最小数值（如从15递
增到0，称为循环计数）或通过某种逻辑来选择性地保持计数
器在某个特定值上。
计数器广泛应用于数字电子技术领域，常见的应用包括计时器、频率计数器、信号发生器、编码器等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理 1、二进制计数器（1）异步二进制加法计数器 图1所示为用JK 触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F 0~F 3均处于计数工作状态。
计数脉冲从最低位触发器F 0的CP 端输入，每输入一个计数脉冲，F 0的状态改变一次。
低位触发器的Q 端与高位触发器的CP 端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D 并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F 0的Q 0由0变1，F 1、F 2、F 3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q 0由1变为0，但Q 0的这个负跳变加至F 1的CP 端，使Q 1由0变为1，而此时F 3、F 2仍保持0状态，计数器的状态为0010。
依此类推，对于F 0来说，每来一个计数脉冲后沿，Q 0的状态就改变，而对于F 1、F 2、F 3来说，则要看前一位输出端Q 是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q 1、Q 2、Q 3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
计数脉冲和各触发器输出端的波形如图2所示。
图2直观地反映出最低位触发器Q在CP脉冲后沿触发，而各高位触发器又是在相邻低位触发器输出波形的后沿触发。
从图中还可以看出每经过一级触发器，脉冲波形的周期就增加1倍，即频率降低一半，则从Q0引出的脉冲对计数脉冲为两（21）分频，从Q1引出的脉冲对计数脉冲为四（22）分频，依此类推，从n位触发器输出端Qn引出的脉冲对计数脉冲为2n分频，因此，计数器可以用于分频电路。
对异步二进制加法计数器的特点归纳如下：1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类型。
如由脉冲下降沿触发的触发器组成，则进位信号从Q端引出，如用脉冲上升沿触发的触发器构成计数器，则进位信号从Q端引出。
2）n个触发器具有2n个状态，其计数容量（即能记住的最大二进制数）为2n-1。
表1 4位异步二进制加法计数器状态表3）图1所示的二进制计数器的CP 脉冲只加到最低位触发器，其他各位触发器则由相邻低位触发器的进位脉冲来触发，因此其状态的变换有先有后，是异步的，其计数的速度难以提高。
图2 4位二进制加法计数器工作波形（2）同步二进制加法计数器 同步二进制计数器是用计数脉冲同时去触发计数器中各触发器的CP 端，使各触发器的状态变换与计数脉冲同步，不存在各触发器之间的进位传输延迟，因而计数速度高。
同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。
如果计数器是由脉冲下降沿触发的四个JK 触发器组成，根据表1可得出各位触发器的J 、K 端的逻辑关系式。
1）第一位触发器F 0，每来一个计数脉冲就翻转一次，故J 0=K 0=1；2）第二位触发器F 1，在Q 0=1时，再来一个计数脉冲才翻转，故J 1=K 1=Q 0； 3）第三位触发器F 2，在Q 1=Q 0=1时，再来一个计数脉冲才翻转，故J 2=K 2=Q 1Q 0； 4）第四位触发器F 3，在Q 2=Q 1=Q 0=1时，再来一个计数脉冲才翻转，故J 3=K 3=Q 2Q 1Q 0。
由上述逻辑关系式可得出图3所示的4位同步二进制加法计数器的逻辑图。
现分析其工作原理：设触发器初态为0000。
在第一个计数脉冲后沿到达时，F 0翻转为1态，由于此时F 1~F 3的J 、K 端均为0，故不翻转，计数器输出为0001；在第二个计数脉冲到来前，由于F 1的J 1=K 1=Q 0=1，故在第二个计数脉冲后沿到达时，F 0由1翻转为0，F 1由0翻转为1，而此时F 2、F 3的J 、K 均为0，不翻转，计数器输出为0010；依此类推，当第十五个计数脉冲后沿到达后，计数器输出为1111。
而第十六个计数脉冲到来，由于各触发器J 、K 端均为1，全部翻转为0，故触发器返回初态0000。
图3 4位同步二进制加法计数器（3）同步二进制可逆计数器组件简介 同时兼有加法和减法两种计数功能的计数器称为可逆计数器。
中规模集成计数器74LS193是同步4位二进制可逆计数器，它同时具有预置数码、加减可逆计数的同步计数功能以及异步清除功能。
图4所示是它的外形及外引线排列图，功能图4 74LS193外形及外引线排列图表见表2。
当清除端（CR ）为高电平时，不管计数脉冲（CP D 、CP U ）状态如何，所有计数输出（Q A ~Q D ）均为低电平。
当置入控制（LD ）为低电平时，Q A ~Q D 将随数据输入（D 0~D 3）一起变化，而与CP D 和CP U 无关，即它的预置功能也是异步的。
该器件的计数是同步的。
当一个计数时钟保持高电平时，另一个计数时钟的上升沿能使Q A ~Q D 同时变化。
其中，CP U 为加计数时钟输入端，CP D 为减计数时钟输入端。
当计数上溢（为9），并且CP D 为低电平时，加计数进位输出（CO ）产生一个低电平脉冲；当计数下溢（为0），并且CP U 为低电平时，减计数借位输出（BO ）产生一个低电平脉冲。
表2 74LS193功能表2、十进制计数器十进制计数器也称为二-十进制计数器，它是用4位二进制数来表示十进制数的每一位数。
如前所述，一个4位二进制数共有十六种状态，若用来表示十进制的10个状态，需去掉6种状态，其方案很多，这个问题就是二-十进制编码，简称BCD 码。
最常用的8421码十进制计数器，它是取4位二进制数前面的0000~1001来表示十进制的0~9这10个数码，而去掉后面的1010~1111 6个数。
图5所示为由4 个JK 触发器组成1位异步十进制加法计数器逻辑图，计数脉冲从最低位触发器的时钟端加入，4个触发器的置0端并联连接。
图5 8421BCD 码异步十进制加法计数器工作原理：图中3个触发器F 0~F 2的各J 、K 端在触发器F 3翻转（即Q 3=1，3Q =0）之前均为1，处于计数工作状态，因此在第1~7个计数脉冲作用期间，触发器的翻转情况与上述图1所示的异步二进制加法计数器相同，第7个计数脉冲作用后，F 3~F 0的状态为0111。
第8个计数脉冲输入后，F 0、F 1、F 2相继由1态变为0态，由于Q 0同时加到了F 3的时钟端，而触发前F 3的两个J 端均为1，使F 3由0态变为1态，即4个觖发器的状态变为1000，此时，Q 3=1，3Q =0，因3Q 与J 1端相连，阻止下一个由F 0来的负脉冲触发F 1使其翻转。
第9个计数脉冲作用后，F 0翻转，Q 0=1，计数状态为1001。
当第10个计数脉冲到来后，F 0翻转，Q 0又由1变为0，但Q 0这个负跳变不能使F 1翻转，却能直接去触发F 3，由于此时F 3的两个J 端均为0，而K=1，使Q 3由1变0，于是使4个触发器跳过1010~1111 6个状态而复原到初始状态0000，向高位触发器送出十进制进位信号，从而完成8421BCD 编码十进制计数过程。
十进制加法计数器的波形如图6所示。
图6 异步十进制加法计数器时序图二、计数器应用实例——用异步计数器74LS290实现二-五-十分频 用计数器组成分频器是计数器的基本应用之一。
74LS290是一种比较常用的TTL 电路异步计数器，图7所示为其简化原理图。
其外形及外引线排列见图8所示。
74LS290含有两个独立的下降沿触发计数器，清除端和置9端两触发器共用。
若以CP A 为计数输入，Q A 为输出，即得到模二计数器（二分频器）；若以图7 74LS290简化原理图CP B 为计数输入，Q D 为输出，即得到模五计数器（五分频器）；模五计数器的输出端由高位到低位依次为Q D 、Q C 和Q A 。
74LS290也可以接成模十计数器（十分频器），其接法有两种：一种是将Q A 与CP B 连接，CP A 为计数输入，输出端顺序为Q D Q C Q B Q A 时，执行8421BCD 编码；另一种是Q D 和CP A 连接，，CP B 为计数输入，输出高低位顺序为Q A Q D Q C Q B 时，执图8 74LS290外形及外引线排列图行5421BCD 编码，5421BCD 编码参见表3两种常用BCD 码中5421BCD 码。
74LS290当S 9（1）·S 9（2）=1时，则输出为1001，完成置9功能；当R 0（1）·R 0（2）=1时，输出为0000，完成置0功能；当S 9（1）·S 9（2）=0，且R 0（1）·R 0（2）=0时，执行计数操作。
表4所示为74LS290的功能表。
表3 两种常用BCD 码表4 74LS290功能表图9所示为用一片中规模集成异步计数器74LS290通过不同的电路连线，可组成对输入脉冲进行二分频、五分频和十分频的分频电路图。
对照74LS290功能表可知，图中计数器处于计数工作状态，计数脉冲由相关时钟端输入，在相应的输出端可得到二、五、十分频信号。
其中十分频器的8421BCD码计数器和5421BCD码计数器两种连接方式中，十分频信号分别从QD 和QA端输出。
图9 74LS290组成的分频器实验电路(a)二分频器(b)五分频器(c)十分频器（8421BCD计数器）(d) 十分频器（5421BCD计数器）。