全数字锁相环的设计
全数字锁相环设计研究

一、引言数字锁相环(DPLL)是一种相位反馈控制系统。
DPLL通常有三个组成模块:数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)。
本文采用超前-滞后型数字锁相环(LL-DPLL)的设计方案,在LL-DPLL中,DLF用双向计数逻辑和比较逻辑实现,DCO采用加扣脉冲式数控振荡器。
这样设计出来的DPLL 具有结构简洁明快,参数调节方便,工作稳定可靠的优点。
二、数字锁相环的分类1.过零型数字锁相环路这种数字锁相环路采用过零采样数字鉴相器,即本地估算信号在输入信号的过零点上采样后进行A/D变换,得到数字相位误差信号输出。
2.触发器型数字锁相环路这类全数字锁相环路使用的数字鉴相器是触发器型数字鉴相器。
其特点是利用输入信号和本地估算信号的正向过零点对触发器进行触发,在触发器的置“ 0”和置“ 1” 的时间间隔内,得到相位误差信号。
置“ 0”和置“ 1”的时间间隔宽度就表征了输入信号和本地估算信号之间的相位误差大小。
3.超前-滞后型数字锁相环路这种数字锁相环路采用的鉴相器是超前-滞后型数字鉴相器。
超前-滞后型数字鉴相器在每一个周期内得到输入信号的相位比本地估算信号相位超前或滞后的信息。
因此,这种鉴相器的相位误差输出只有超前或滞后两种状态。
然后将误差相位的超前或滞后信息送到序列滤波器,产生对DCO的“ 加” 或“ 扣” 脉冲控制指令去改变DCO的时钟周期,使本地估算信号的相位输入信号相位靠拢。
4.奈奎斯特速率采样型数字锁相环路在这种数字锁相环路中,对输入信号的采样按照奈奎斯特速率进行。
也就是说,对输入信号进行A/D变换的采样频率必须按照奈奎斯特速率进行,以使输入信号能够依据奈奎斯特取样定理再现。
A/D变换后的输入信号与本地估算信号进行数字相乘,得到需要的相位误差数字信号,以完成鉴相功能。
三、系统设计本设计是基于直接数字频率合成器(Direct Digital Synthesizer)原理的信号发生器,用硬件描述语言Verilog来编程,用Altera公司的开发平台QUARTUSⅡ6.0来仿真,最后下载到StratixⅡ系列的EP2S60器件中进行验证。
基于FPGA的全数字锁相环设计与实现

基于FPGA的全数字锁相环设计与实现一、前言全数字锁相环(Digital Phase-Locked Loop,简称DPLL)是一种数字电路设计技术,可实现同步数字信号的调制和解调。
基于FPGA的全数字锁相环设计与实现,是一个极为重要的课题。
它可以有效地提高数字电路的性能,使得数字系统具有更优越的特性,并可广泛应用于数字电路的设计、数字信号的处理等领域。
二、DPLL 的体系结构DPLL是由相频检测器、滤波器、数字控制振荡器和时钟输出等多个部分组成的。
其中,相频检测器、滤波器和数字控制振荡器通常被集成到FPGA的内部,而时钟输出则需要通过FPGA的普通I/O口与市场上常见的外部输出设备相结合。
三、数字锁相环的工作原理数字锁相环的工作原理基于一个反馈循环系统,其中参考振荡器的频率与输入信号会被比较,然后通过差错检测网络来确定缺陷。
如果这些信号频率不匹配,则通过调整数字控制振荡器的频率来达到匹配。
然后,系统会根据输出信号和参考信号的相位差异来调整数字控制振荡器的频率,并通过PLL的反馈路径传输至输入端,进而得到和参考信号相同频率的输出信号。
四、数字锁相环的应用数字锁相环在通信领域有着广泛的应用,如数据码隆、数字调制、同步检测等;在数字领域,数字锁相环主要应用于数字信号处理、频谱分析、信噪比提高等方面;在电子仪器领域,数字锁相环可以被应用于测量领域、噪声分析、频率合成等方面。
五、基于FPGA的数字锁相环的设计数字锁相环的设计是一项非常复杂的工作,其中需要解决的问题主要有相频检测、低通滤波、数字控制振荡器的设计和时钟输出等方面。
在基于FPGA的数字锁相环设计过程中,可以采用很多不同的方法和技术来解决这些问题。
在数字锁相环的设计中,相频检测器是极其关键的部分,其主要功能是检测输入信号与数字控制振荡器的频率是否匹配。
其中,相频检测器常用的方式有两种:一是通过比较输入信号和数字控制振荡器的频率来实现;二是通过测量输入信号和数字控制振荡器的相位差来实现。
一种新型PID控制的全数字锁相环的设计与实现.

一种新型PID控制的全数字锁相环的设计与实现锁相环是一种能够跟踪输入信号相位的闭环自动控制系统,广泛应用于信号处理、时钟同步、倍频、频率综合等领域。
它根据输入信号和反馈信号的相位差来调整压控振荡器的输出频率,最终达到输入信号频率和输出信号频率相等,输入信号和输出信号保持恒定的相位差。
传统的PI控制器可以消除稳态误差,保证锁定精度,但是对阻尼有不利影响。
在PI控制器中引入微分项可以改善响应速度和阻尼,保证了锁定时间,但不能减少稳态误差,因此本文提出积分分离PID控制,能够大大改善响应时间和阻尼并减少稳态误差,从而保证了锁相精度和锁相时间。
1 电路结构与工作原理1.1 全数字锁相环电路结构快速全数字锁相环的系统框图如图1所示。
鉴相器采用JK触发器,该鉴相器结构简单,鉴相范围为±π,能够满足一般工程的需要。
由于鉴相器输出的是二值高低脉冲,后需接数字滤波器来平滑其中的起伏,消除噪声和干扰脉冲的影响。
一般数字序列滤波器有两种:N 先于M序列滤波器和随机徘徊滤波器,数字滤波器不是环路滤波器,它是无惰性的,加在环路中不影响环路的阶数,仅起到滤噪抗干扰的作用。
本文采用随机徘徊滤波器。
环路滤波器采用PID控制器,能够很好地控制环路相位校正的速度和精度,相对于文献[1]的PI控制器具有更好的特性。
数字压控振荡器采用可变模的分频器。
M分频器对输出信号进行分频,以使环路得到相应的倍频信号。
1.2 电路工作原理鉴相器比较输入信号和输出信号的相位差,产生一误差高低电平脉冲序列pha。
该脉冲的宽度和输入、输出信号的相位误差是成比例的。
K序列滤波器对相位误差信号进行量化,又可以消除输入信号噪声和干扰脉冲的影响。
当pha为高电平时,K序列滤波器对fO进行加计数,当计数器溢出时,一方面向环路滤波器产生一加脉冲i,同时对计数器进行复位,重新计数。
相反,当pha 为低电平时,K序列滤波器对fO进行减计数,当计数器减为零时,一方面向环路滤波器产生一减脉冲d,同时对计数器进行复位,重新计数。
全数字锁相环的VHDL设计【文献综述】

文献综述电子信息工程全数字锁相环的VHDL设计前言锁相环其实不是什么新东西,很早以前就有人使用了。
锁相技术的理论早在1932年就被提出来了,但直到40年代在电视机中才得到广泛的应用,用于改善电视接收机的行同步和帧同步,以提高抗干扰能力。
20世纪50年代后期随着空间技术的发展,锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。
60年代初随着数字通信系统的发展,锁相环应用愈广,例如为相干解调提取参考载波、建立位同步等。
具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。
在电子仪器方面,锁相环在频率合成器和相位计等仪器中起了重要作用。
锁相环的英文全称是(Phase-Locked Loop),简称PLL,锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环。
是实现相位自动控制的负反馈系统,它使振荡器的相位和频率与输入信号的相位和频率同步。
主题从前言的论述中我们知道了锁相环路具有一些相当优良的功能,且成本低、使用方便,因而它已成为电子技术领域中一种相当有用的技术手段,获得了越来越广泛的应用。
锁相环可以分为模拟锁相环和数字锁相环。
模拟锁相环主要由相位参考提取电路、压控振荡器、相位比较器、控制电路等组成。
压控振荡器输出的是与需要频率很接近的等幅信号,把它和由相位参考提取电路从信号中提取的参考信号同时送入相位比较器,用比较形成的误差通过控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化,实现锁相,从而达到同步。
数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。
分频器输出的信号频率与所需频率十分接近,把它和从信号中提取的相位参考信号同时送入相位比较器,比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲,相当于本地振荡频率降低;相反,若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲,相当于本地振荡频率上升,从而达到同步[1]。
应用于SoC的全数字锁相环设计的开题报告

应用于SoC的全数字锁相环设计的开题报告1. 研究背景随着数字信号处理技术的不断发展,SoC(System on Chip)中集成的数字电路越来越复杂,其内部的时钟分频系统也变得异常重要。
在数字电路系统中,时钟信号的稳定性和精度直接影响数字系统的性能和稳定性。
因此,全数字锁相环(Digital Phase Locked Loop,DPLL)在SoC 中得到了广泛应用。
全数字锁相环是一种数字电路,能够使输入信号与VCO(Voltage-Controlled Oscillator)的频率同步,可以在高达数GHz的速度下实现精确的相位调整。
全数字锁相环没有模拟环路滤波器,具有抗干扰能力强、可调性和调试性好等优点。
因此,在数字电路系统中,全数字锁相环已成为最为常见的时钟同步方案之一。
2. 研究内容本文将深入探讨如何设计一种高性能的全数字锁相环电路,并将其应用于SoC中。
本文的研究内容如下:(1)锁相环的基本原理:介绍锁相环的基本工作原理,包括锁定范围、捕获范围、稳定性等指标的定义与计算。
(2)基本模块设计:详细介绍数字锁相环中的基本模块——相位检测器、数字控制器和VCO,并对每个模块的实现方式进行分析和设计。
(3)噪声分析及抑制:对锁相环中的噪声进行分析和抑制,例如抖动噪声、相位噪声等。
(4)时钟分频及输出:实现数字锁相环的时钟分频功能,并通过分频器输出相应的时钟信号。
(5)仿真分析:利用Cadence仿真工具对所设计的电路进行仿真分析,对电路的性能进行评估。
3. 研究意义本文设计的全数字锁相环电路具有以下特点:(1)采用数字电路实现,具有抗干扰能力强、可调性和调试性好等优点;(2)具有高速、高精度、低杂波等特性,能够满足SoC中对时钟同步的高要求;(3)在电路设计过程中,对噪声进行分析和抑制,提高了电路的稳定性和精度。
本文采用的研究方法为理论研究与实验仿真相结合,能够提高锁相环电路设计的可靠性和优化性。
全数字锁相环的VHDL设计【开题报告】

开题报告专业:电子信息工程全数字锁相环的VHDL设计一、综述本课题国内外研究动态,说明选题的依据和意义锁相技术是一种实现相位自动控制的方法,是专门研究相位的技术。
利用锁相技术得到的锁相环PLL是一个闭环的相位自动控制系统,它的输出信号能够自动跟踪输入信号的相位变化,也可以将之称为一个相位自动跟踪系统,它能够自动跟踪两个信号的相位差,并且靠反馈控制达到自动调节输出信号相位的目的。
锁相环的研究一直是学术界的一个研究重点,由于条件所限,国内对于锁相环的研究主要停留在理论方面,高性能锁相环的产品基本基本依赖进口。
而在国外,锁相环技术则在不断发展,从最初采用分离器件到采用集成电路,从采用双极工艺到使用CMOS 工艺,从需要挂电阻和电容到锁相环完全集成在一块芯片上,并且作为嵌入式IP核应用在大的数字系统中。
随着ASIC芯片电源电压下降,使得电源电压与核心薄氧化器件的阈值电压相比裕量有限从而使模拟电路设计,尤其是低噪声低电压锁相环的设计变得非常困难。
因而,当前锁相环的设计关键集中在高速、低电压、低噪声方面。
目前国外的锁相环产品大多采用3.3V电源电压的CMOS工艺,工作频率可从100MHz一直达到2.4GHz,输出噪声(周期到周期)在几十皮秒左右。
VHDL语言的英文全写是:VHSIC(Very High Speed Integrated Circuit)Hardware Description Language.翻译成中文就是超高速集成电路硬件描述语言。
因此它的应用主要是应用在数字电路的设计中。
其是一种行为描述语言, 其编程结构类似于计算机中的C 语言, 在描述复杂逻辑设计时, 非常简洁,具有很强的逻辑描述和仿真能力,是未来硬件设计语言的主流。
基于VHDL 语言的数字锁相环设计,不仅简化了硬件的开发和制作过程,而且使硬件体积大大减小,并提高了系统的可靠性。
该方法可以在不修改硬件电路的基础上,通过修改设计软件、更改移相范围就可满足不同用户的需要。
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计l 前言锁相环(PLL)的理论与研究日趋完善,应用范围遍及整个电子技术领域,如信号处理,调制解调.时钟同步,倍频,频率综合等都应用到了锁相环技术。
随着集成电路技术的发展,集成锁相环和数字锁相环技术日趋成熟,不仅能够制成频率较高的单片集成锁相环路,还可以把整个系统集成到一个芯片上去,实现所谓的片上系统SOC。
因此,可以把全数字锁相环路(ADPLL)作为一个功能模块嵌入SOC,构成片内锁相环。
这里在简单介绍片内全数字锁相环系列结构的同时,给出一种智能控制捕获范嗣中全数字锁相环(ADPLL)的设计方法,并进行仿真和实践验证。
2 ADPLL 的结构及工作原理图1 给出全数字锁相环(ADPLL)的基本结构。
主要由数字鉴相器DPD,数字环路滤波器DLF,数控振荡器DC0,分频器4 部分组成,其中心频率为fc。
DPLL 是一种通过相位反馈来控制系统的电路结构。
根据输入信号Fin 和本地时钟输出信号Fout 之间的相位误差信号送入数字环路滤波器,并对相对误差进行平滑滤波,生成控制信号carry 和bor―row,数字振荡器根据控制信号调节反馈,使输出信号Fout 的相位逐渐跟踪输入信号Fin 的相位,最终达到锁定。
3 ADPLL 各模块的功能和具体实现方法3.1 数字鉴相器常用的鉴相器有2 种类型:异或门(X0R)鉴相器和边沿控制鉴相器(ECPD),设计中采用异或门鉴相器。
异或门鉴相器用于比较输入信号Fin 和输出信号Fout 之间的相位差,并输出误差信号Dout,Dout 作为计数的方向信号输入给下一级。
3.2 数字环路滤波器数字环路滤波器(DLF)由一个模值为变量K 的可逆计数器来实现。
其作用首先用于消除数字鉴相器输出的相位误差信号Dout 中的高频分量,保证锁相环路性能的稳定性和准确性:其次K 变模计数器再根据鉴相器的相位误差。
全数字锁相环的设1

全数字锁相环的设计摘要:在FPGA片内实现全数字锁相环用途极广。
本文在集成数字锁相环74297的基础上进行改进,设计了锁相状态检测电路,配合CPU对环路滤波参数进行动态智能配置,从而使锁相环快速进入锁定状态,在最短时间内正常工作并且提高输出频率的质量。
关键词:全数字锁相环数字环路滤波器数字单稳态振荡器1 引言数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。
随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去。
在基于FPGA的通信电路中,可以把全数字锁相环路作为一个功能模块嵌入FPGA中,构成片内锁相环。
锁相环是一个相位误差控制系统。
它比较输入信号和振荡器输出信号之间的相位差,从而产生误差控制信号来调整振荡器的频率,以达到与输入信号同频同相。
所谓全数字锁相环路(DPLL)就是环路部件全部数字化,采用数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路,其组成框图见图1示。
当锁相环中的鉴相器与数控振荡器选定后,锁相环的性能很大程度依赖于数字环路滤波器的参数设置。
2 K计数器的参数设置74297中的环路滤波器采用了K计数器。
其功能就是对相位误差序列计数即滤波,并输出相应的进位脉冲或是借位脉冲,来调整I/D数控振荡器输出信号的相位(或频率),从而实现相位控制和锁定。
K计数器中K值的选取需要由四根控制线来进行控制,模值是2的N次幂。
在锁相环路同步的状态下,鉴相器既没有超前脉冲也没有滞后脉冲输出,所以K计数器通常是没有输出的;这就大大减少了由噪声引起的对锁相环路的误控作用。
也就是说,K计数器作为滤波器,有效地滤除了噪声对环路的干扰作用。
显然,设计中适当选取K值是很重要的。
K值取得大,对抑止噪声有利(因为K值大,计数器对少量的噪声干扰不可能计满,所以不会有进位或借位脉冲输出),但这样捕捉带变小,而且加大了环路进入锁定状态的时间。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
维普资讯
F D F D6 I l c , e e, , F F ( Dc0 k rst Q4 Q6Qn ) , 6; a s nD7 ( si = ( g Q9& Qn & Q3 l 1 I ( Q9& Q5& Qn ); 3) as nD8 (Qn si g = ( 9& Qn 2& Q ) 4I ( 9& Q6& Qn ); Qn 4)
维普资讯
■
北 京润 光 泰 力科 技 有 限公 司 谢疆 宏
设 计 一 阶全 数 字锁 相 真 波 形 详 细描 述 了数 字锁 相 环 的 工
器( ECP ,本 设 计 中 采 用 异 或 门 D)
( XOR) 相 器 . 异 或 门 鉴相 器 比 较 鉴
FF F D FD7(Dco k e e , I l c ,r s t D7,
Q7 Qn ; , 7)
FF F D FD8 I l k e e , (Dcoc ,r s t D8,
Q8 Qn ) , 8, J F J I l c , e e, 7 K F K(Dc0 k r s t Qn , Qn , , 9 ; 8 Q9 Qn ) asg u =( d lc ) : sinI Do t ! co kl I Q9
除 N计 数 器 对 脉冲 加减 电路 的 输 出 I) 【0uT再 进 行 N分 频 , 到 整 得
个环 路 的输 出信 号 F u .同 时 ,因 ot 为 f= IcL cI ) 0cl N, 此通 过 改 变 因
分 频值 N可 以得 到 不 同 的环 路 中心
频 率 f. c
可逆 计 数 器 根 据 相 差 信号 S 来 进 行 e 加 减运 算 .当 s 为 低 电平 时 ,计 数 e 器 进行 加 运 算 ,如 果 相加 的结 果 达
到 预设 的模 值 ,则 输 出一 个 进 位 脉 冲 信 号CAR RY给 脉 冲加 减 电路 , 当
S e为 高 电平 时 ,计 数 器 进 行 减 运 算 ,如 果结 果 为 零 ,则 输 出一 个 借 位脉冲信号 B ORR OW 给 脉冲 加 减
门鉴 相 器 相 位 差极 限 为 ±9 . .异 0 或 门鉴 相 器 工 作 波 形如 图 2所 示 .
K变 模 可 逆计 数 器 K 变 模 可 逆计 数器 消 除 了鉴 相
器 输 出 的相 位 差 信 号 S 中 的高 频 成 e
分 ,保 证环 路 的性 能 稳 定 . K变 模
电路 .
脉 冲加 减 电路
脉冲 加 减 电路 实现 了对 输入 信
维普资讯
号 频 率 和 相 位 的 跟 踪 和调 整 ,最 终 使 输 出信 号 锁 定 在 输入 信 号 的频 率 和 信 号 上 ,工 作 波 形如 图 3所 示 . 除 N计 数器
D L的 F GA实 现 PL P
本 设 计 中 的一 阶 DP LL使 用
XI NX 公 司 的 F LI oUNDAT oN4 1 I .
软 件 进 行设 计 综 合 , 用 XI I 采 L NX的 S ART P AN2系 列 的 XC2 l P S 5F GA 器 件 实 现 ,并使 用 Mo es .d软 d li 5 m5 件 进 行 了仿 真 .结 果 表 明 :本 设 计 中 DP L时钟 可 达 到 1 0 L 2 MHz 性 能 , 较 高 ;而 仅 使 用 了 8 7个 L UT和 2 6 个 触 发 器 , 占用 资 源 很 少 .下 面 给 出详 细 描述 DP L 的工 作 过程 . L ()当环 路 失锁 时 , 或 门鉴 相 1 异 器 比较 输 入 信 号 ( DAT N) 输 出 AI 和 信号( CLOCKOUT) 间 的 相 位 差 之 异 ,并 产 生 K变 模 可逆 计数 器 的计 数 方 向控 制 信 号 ( DNUP ; ) () 2 K变 模 可逆 计数 器 根据 计 数
入 和 扣 除半 个 脉 冲 .
有 关 一 阶 DP L 一 些 讨 论 L的
" 纹 " R p l )A 波 ( ipe ~ 除 i j
在 DP L工作 过 程 中 ,环 路 锁 L 定 时 ,异 或 门鉴 相 器 的 输 出 DNUP 是一 个 占空 比 5 % 的 方 波 .因为 在 0 DP L的基 本 结 构 中 , L K变模 可 逆 计 数 器 始 终起 作 用 . 因此 当环 路 锁 定
应 大 于 M/ ; 于 边 沿 控 制 鉴相 器 , 4对
K应大 于 M/ , 这 种 " 纹 "误差 2 则 波 通 过 除 N计 数器 后 ,可 以 减 少 到 N 个 周 期 出现 一 次 ,也就 是 说 K变模 可 逆 计 数 器 的 进 位 脉 冲 信 号 C ARRY和 借 位 脉 冲信 号 B R OW OR
输入信号 F 相位和输出信号 F l i 伽相
位 之 间 的相 位 差 中 . =中 i 中 眦,并 n - .
输 出误 差 信 号 s 作 为 K变 模 可逆 计 e
数 器 的 计 数 方 向 信 号 .环 路 锁 定 时 ,S 为 一 占空 比 5 % 的方 波 ,此 e 0
时 的绝 对 相 为 差 为 9 . .因此 异 或 0
后 ,如 果 模 数 K取 值 较 小 ,K变 模
可逆 计 数 器 会 频 繁 地 周 期性 输 出进
位 脉 冲信 号 CAR Y和 借 位 脉 冲 信 R
号 B R OW , 而 在 脉 冲 加减 电路 OR 从
中产 生 周期 性 的脉 冲 加 入 和 扣 除动
作 ,这 样 就 在 脉 冲 加 减 电路 的 输 出 信号 I DOUT 中产 生 了 周 期 性 的误 差 ,称 为 " 纹 " 波 ;如 果 模 数 K取 值 足 够 大— — 对 于 异 或 门 鉴 相 器 ,K
为 零 时 ,输 出借 位 脉 冲 B R O . O R W
CO nt的 模 值 Kt p 由 输 入 信 号 U o
K d预设 , mo e 一般 为 2 整数 幂 , 的 这
里模 值 的 变 化 范 围 是 2 —9 模 值 的 32 .
大 小 决 定 了 DP L的跟 踪 步 长 ,模 L
DP L部 件 的设 计 实 现 L
了解 了 DP L的工 作 原 理 ,我 L
们 就 可 以据 此对 DP L的各 部 件 进 L
行 设 计 .DP L的 四个 主要 部 件 中 , L
பைடு நூலகம்
异 或 门鉴 相 器 和 除 N计 数 器 的 设 计 比较 简单 :异 或 门鉴相 器 就 是 一 个 异 或 门 ,除 N计 数器 则 是 一 个 简 单 的 N分 频 器 .下 面主 要 介 绍 K变 模 可 逆计 数 器 和 脉 冲 加 减 电路 的设 计
出进 位 脉 冲 信 号 ( CARRY) ; () 冲加 减 电路 则根 据进 位 脉 3脉 冲信 号( CARRY) 借 位 脉 冲 信 号 和 ( R O W ) 电 路 输 出 信 号 B O R 在 (DOUT 中进 行 脉 冲 的 增 加 和 扣 除 I ) 操 作 ,来 调 整 输 出信 号 的频 率 ; () 复 上 面 的 调 整 过程 , 4重 当环 路 进 入 锁 定状 态 时 ,异 或 门鉴 相 器 的输 出 DNUP为 一 占空 比 5 % 的方 0 波 ,而 K变 模 可 逆计 数 器 则 周 期 性 地 产 生 进 位 脉 冲 输 出 CARR 和 借 Y 位 脉 冲 输 出 BOR ROW , 致 脉 冲 加 导 减 电路 的 输 出 I DOUT周 期 性 的 加
e ndm odul e
其 中 ,F D为 D触 发器 ,J F K为 J K触 发 器 . 当环 路 的 四个 主 要 部 件全 部 设
计 完 毕 ,我们 就 可 以将 他们 连 接 成
为一 个 完 整 的 DP L, 行仿 真 , L 进 综 合 ,验 证 功 能 的正 确 性 .
实现.
K变模 可 逆 计 数 器 的 设 计 实现
K 变模 可逆 计 数 器 模 块 中使 用
了 一个 可 逆 计 数 器 C u t 当鉴 相 器 o n,
的 输 出信 号 d u 为 低 时 , 行 加 法 np 进
运 算 ,达 到预 设 模值 则 输 出进 位 脉
冲CAR RY, 高 时 , 行 减 法 运 算 , 为 进
�
方 向 控 制信 号( NUP 调 整 计 数值 , D ) DNUP为 高进 行 减 计 数 ,并 当计 数
维普资讯
值 到 达 0时 , 输 出 借 位 脉 冲 信 号 ( RROW) BO ;为 低进 行 加 计 数 ,并
当计 数值 达 到预 设 的 K模 值 时 ,输
值 越 大 ,跟 踪 步 长越 小 ,锁 定 时 的 相 位 误 差 越 小 ,但 捕 获 时 间 越 长 , 模 值 越 小 ,跟 踪 步 长越 大 ,锁 定 时 的 相 位 误 差 越 大 , 但 捕 获 时 间 越
短.
K
变 模 可 逆 计 数 器 的
VE L RI OG设 计 代 码 如 下 ( 中作 了 其