ppt26 三态输出CMOS门
合集下载
26 CMOS逻辑门.
一直导通
B加上正电 压T2导通
11
3
NMOS或非门
• T1、T2：并联输入管
•
F A B
12
2.6
2.6.1
CMOS逻辑门
① CMOS反相器的电路组成
VDD
CMOS反相器及其工作原理
VDD＞(VTN VTP )
V DD
P 沟道
PMOS
vO
TP vI TN vO
vI
柵极相连 做输入端
N 漏极相连做输 沟道 NMOS
O
vO
CMOS反相器的静态功耗极小（微瓦数量级）
16
2.6.1
CMOS反相器及其工作原理
④ CMOS反相器的特点（传输特性）
vO V ≈ V
/V 10 8 B
TN 截止
A
OH
DD
T N 在饱和区 P T P 在可变电 TN 在饱和区 T P 在可变电阻区 T P 截止 D
9
2.5.3
1 NMOS反相器
NMOS逻辑门
• 构成NMOS门
的基本单元 • 负载管TL（电阻） • 输入管TO • a)增强型负载 • b)耗尽型负载
• RDSL RDSO
10
2
NMOS与非门
• T1、T2：串联输入管 • TL、T1、T2：增强型NMOS • F AB
A加上正电 压T1导通
VO H
VDD ROFF ≈VDD RON ROFF
14
2.6.1
CMOS反相器及其工作原理
当I =VOH= VDD时
VGSN =VDD ＜ VTN
|VGSP|= 0 ＞ VTP
TN管导通；
TP管截止。
CMOS反相器课件
2019/11/14
图2-31 CMOS模拟开关
18
② CMOS三态门 当EN= 0时，TG导通，F=A； 当EN=1时，TG截止，F为高阻输出。
2019/11/14
图2-32 CMOS三态门 (a)电路 (b) 逻辑符号
19
2.6 CMOS门电路和TTL门电路的 使用知识及相互连接
2.6.1 CMOS门电路的使用知识
2019/11/14
3
2.5.1 CMOS反相器
MOS管有NMOS管和PMOS管两种。 当NMOS管和PMOS管成对出现在电路中，且二 者在工作中互补，称为CMOS管(意为互补)。 MOS管有增强型和耗尽型两种。 在数字电路中，多采用增强型。
1．MOS管的开关特性
2019/11/14
4
（1）NMOS管的开关特性 D接正电源
若 C = 0（接地)、C = 1（接VDD ），
uI在0~VDD 之间变化时，VTP和VTN均截止， 即传输门TG截止。
2019/11/14
17
（3） 应用举例
① CMOS模拟开关：实现单刀双掷开关的功能。 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。
8
UIH= VDD
截止
UOL≈ 0V 导通
当uI = UIH = VDD ， VTN导通， VTP截止，
uO
=UOL≈0V
图2-26 CMOS反相器
2019/11/14
9
（3）逻辑功能 实现反相器功能（非逻辑）。
（4）工作特点 VTP和VTN总是一管导通而另一管截止，流过
VTP和VTN的静态电流极小（纳安数量级），因而 CMOS反相器的静态功耗极小。这是CMOS电路最突 出的优点之一。
CMOS门电路PPT课件
一、MOS管的开关特性
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
04-z0704-cmos逻辑门的不同输出结构课件
Rp的值愈小，负载电容的充电时间常数亦 愈小，因而开关速度愈快。但功耗大,且可能 使输出电流超过允许的最大值IOL(max）。
Rp的值大，可保证输出电流不能超过允许的 最大值IOL(max）、功耗小。但负载电容的充电时 间常数亦愈大，开关速度因而愈慢。
VDD
RP
A
0L 1
B
C
D
CL
电路带电容负载
CMOS漏极开路(OD)门 3.上拉电阻对OD门动态性能的影响
三态门电路的应用
数据总线 D
EN1
10
G1
EN2
D1 01
G2 …
Gn
ENn
D2 …
01 Dn
任何时刻只能有一个门的使能端为有效，其他门输出高阻
小结
CMOS逻辑门的保护和缓冲电路 CMOS逻辑门的不同输出结构 * 漏极开路(OD)门 * 三态输出门
再见！
高电平使能的三态输出缓冲电路
使能EN 1 1
输入A 0 1
输出L 0 1
EN
1
0
A
1
VDD
0
B 导通TP
L1
0 截止TN
C
三态(TSL)输出门电路
高电平使能的三态输出缓冲电路
使能EN 1 1
0
输入A 0 1 ×
输出L 0 1
高阻
EN
0 1
A
×
EN A
VDD
1
B 截止TP
L 高阻
0 截止TN
C
L
三态(TSL)输出门电路
当VO=VOL
最不利的情况：只有一个 OD门导通， 为保证低电平时，OD门的输出电流不能超 过允许的最大值IOL(max)且VO=VOL(max）， RP不能太小。
Rp的值大，可保证输出电流不能超过允许的 最大值IOL(max）、功耗小。但负载电容的充电时 间常数亦愈大，开关速度因而愈慢。
VDD
RP
A
0L 1
B
C
D
CL
电路带电容负载
CMOS漏极开路(OD)门 3.上拉电阻对OD门动态性能的影响
三态门电路的应用
数据总线 D
EN1
10
G1
EN2
D1 01
G2 …
Gn
ENn
D2 …
01 Dn
任何时刻只能有一个门的使能端为有效，其他门输出高阻
小结
CMOS逻辑门的保护和缓冲电路 CMOS逻辑门的不同输出结构 * 漏极开路(OD)门 * 三态输出门
再见！
高电平使能的三态输出缓冲电路
使能EN 1 1
输入A 0 1
输出L 0 1
EN
1
0
A
1
VDD
0
B 导通TP
L1
0 截止TN
C
三态(TSL)输出门电路
高电平使能的三态输出缓冲电路
使能EN 1 1
0
输入A 0 1 ×
输出L 0 1
高阻
EN
0 1
A
×
EN A
VDD
1
B 截止TP
L 高阻
0 截止TN
C
L
三态(TSL)输出门电路
当VO=VOL
最不利的情况：只有一个 OD门导通， 为保证低电平时，OD门的输出电流不能超 过允许的最大值IOL(max)且VO=VOL(max）， RP不能太小。
CMOS门电路实用PPT课件
（ N沟道增强型 MOS 管为例）
VDD
RD
ID
D
uO
G
ui
S•
0
VGS(TH)
ID vGS 0
vGS>VGS(TH)
vGS<VGS(TH) vDS
➢ 当vI<VGS（TH）时：
MOS管工作在截止区，
vO=VOH≈VDD
➢ 当vI>VGS（TH）时：
在可变电阻区，沟道电阻很小，
vO=VOL≈0V
10
✓ vI = VDD-|VTP|~VDD段：仍假设TN导通，则vI传到vO后，有UGS（TN）<VTN→ TN 截止，与假设相矛盾。故此段TN截止。
第27页/共34页
vI 0 VTN
VDD-|VTP| VDD
C’=0 VDD
TP
G
S
D
TN通
TN止 TN
vI
vo
TP止
TP通
TP
TN D
S
RL
G
C=VDD
① CMOS传输门：控制信号传输的门
可实现双向传输
ui/uo
利用P沟道MOS管和N沟道MOS管的互补性构 成。
C和C'是一对互补的控制信号。
C' TP
VDD uo/ui
TN C
电路结构
TP : VTP < 0 TN : VTN > 0
︱UGS（TP）︱ >︱ VTP︱ UGS（TN） > VTN
VTN=︱VTP︱
定义： 开启电压（ UT）—— 沟道刚开始形成时的栅源 电压UGS。（一般2 ~ 3V）
S VDS
-
VGS
-D -G iD
第3章CMOS门电路ppt课件42页PPT
Very High Speed CMOS Very High Speed CMOS，TTL compatible
sunwq@
34
内容提要
半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路
sunwq@
35
TTL反相器
sunwq@
22
CMOS反相器
sunwq@
23
CMOS反相器的开关模型
sunwq@
24
CMOS反相器的另一种表示法
sunwq@
25
CMOS与非门
sunwq@
26
CMOS与非门的开关模型
mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门
HC/HCT
High Speed CMOS High Speed CMOS, TTL compatible
VHC/VHCT (80’s-90’s)
sunwq@
4
半导体材料硅(Si)
硅的晶格Байду номын сангаас构（平面图）
硅的晶格结构
sunwq@
5
半导体材料硅(Si)
VCC
硅的晶格结构（平面图）
硅的晶格结构
sunwq@
电子移动方向 电流方向
6
半导体的掺杂
半导体中参与导电的实体—载流子(Carrier) 电子 空穴 通过改变载流子的数量，可以改变半导体的导电特性
sunwq@
27
更多输入的CMOS与非门
sunwq@
1. 它的开关模型？ 2. 门的数量和输入的关系？28
sunwq@
34
内容提要
半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路
sunwq@
35
TTL反相器
sunwq@
22
CMOS反相器
sunwq@
23
CMOS反相器的开关模型
sunwq@
24
CMOS反相器的另一种表示法
sunwq@
25
CMOS与非门
sunwq@
26
CMOS与非门的开关模型
mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门
HC/HCT
High Speed CMOS High Speed CMOS, TTL compatible
VHC/VHCT (80’s-90’s)
sunwq@
4
半导体材料硅(Si)
硅的晶格Байду номын сангаас构（平面图）
硅的晶格结构
sunwq@
5
半导体材料硅(Si)
VCC
硅的晶格结构（平面图）
硅的晶格结构
sunwq@
电子移动方向 电流方向
6
半导体的掺杂
半导体中参与导电的实体—载流子(Carrier) 电子 空穴 通过改变载流子的数量，可以改变半导体的导电特性
sunwq@
27
更多输入的CMOS与非门
sunwq@
1. 它的开关模型？ 2. 门的数量和输入的关系？28
CMOS三态门集成电路课程设计
集成电路课程设计前言集成电路在当今社会中发挥着越来越重要的作用。
也越来越成为衡量一个国家高科技技术水平的重要指标。
作为一门重要的课程，集成电路课程设计是电子科学与技术专业要求的实践课程，主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。
提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。
集成电路设计主要包括以下几个方面。
系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
1.设计需求分析1.1设计内容及其性能指标要求器件名称：CMOS三态门器件要求电路性能指标：（1）输出高电平时，|IOH |≤20μA，VOH，min=5V；（2）输出底电平时，|IOL |≤4mA，VOL，man=0V；（3）输出级充放电时间tr =tf，tpd＜25ns；（4）工作电源5V，常温工作，工作频率fwork =100HZ，最大功耗Pmax＝150mW。
1.2设计指标1.独立完成设计三态门芯片的全过程；2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；3.根据所用的工艺，选取合理的模型库；4.选用以lambda(λ)为单位的设计规则；5.全手工、层次化设计版图；6.达到设计要各项指标要求。
2.设计实现2.1三态门芯片简介所谓三态门（TG）就是一种传输模拟信号的模拟开关。
CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成，如下图所示。
它的管脚图如图1所示，其逻辑真值表如表1所示：三态门原理图图1 三态门芯片管脚图表1 三态门真值表从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成，而反相器也可以由一组互补的增强型场效应管构成。
因此，本电路的重点是增强型场效应管的使用。
从真值表我们可以看出EN为使能端。
当其为1时，输出等于输入，当其为0时，输出为高阻态。
2.2电路工作原理TP和TN是结构对称的器件，它们的漏极和源极是可互换的。
实验一 三态门和OC门的研究幻灯片资料
实验一 三态门和OC门的研究
一、实验目的
1.熟悉两种特殊的门电路：三态门和OC门； 2.了解“总线”结构的工作原理。
二、预习要求
1.根据实验内容，画出设计的逻辑图，标出管脚； 2.拟出记录测量结果的表格。
三、实验原理
1.集电极开路门(OC门)
R1
R2
+VCC +5V
+EC
A
T1
T2
B
D1 D2
R3
RL Y
T5
外 接A
+EC
RL
&Y
B
AB
符号
OC门必须外接负载电阻 和电源才能正常工作。
2.三态门(TSL门)
(1)符号 ①使能端低电平有效
A
&Y
B
EN
EN
②使能端高电平有效
A
&Y
B
EN
EN
(2)应用举例
①用做多路开关
G1
A1
1
Y
EN
G2
A2
1
EN
EN
1
②用于信号双向传输
A1
G1
1
A2
EN
G2 1
2.根据要求设计得任务应有设计过程和设计逻辑图，记录 实际检测结果，并进行分析。
七、实验仪器与器材
1.电子技术实验箱 2.直流稳压电源 3.示波器 4.函数发生器 5.万用表 6.器件：
74LS01
74LS04 74LS244 电阻1kW
1台 1台 1台 1台 1只
1片 1片 2片 1只
器件引脚图
(2)动态验证：控制输入端加高、低电平，数据输入端加连 续脉冲，用示波器对应地观察数据输入波形和输出波形。
一、实验目的
1.熟悉两种特殊的门电路：三态门和OC门； 2.了解“总线”结构的工作原理。
二、预习要求
1.根据实验内容，画出设计的逻辑图，标出管脚； 2.拟出记录测量结果的表格。
三、实验原理
1.集电极开路门(OC门)
R1
R2
+VCC +5V
+EC
A
T1
T2
B
D1 D2
R3
RL Y
T5
外 接A
+EC
RL
&Y
B
AB
符号
OC门必须外接负载电阻 和电源才能正常工作。
2.三态门(TSL门)
(1)符号 ①使能端低电平有效
A
&Y
B
EN
EN
②使能端高电平有效
A
&Y
B
EN
EN
(2)应用举例
①用做多路开关
G1
A1
1
Y
EN
G2
A2
1
EN
EN
1
②用于信号双向传输
A1
G1
1
A2
EN
G2 1
2.根据要求设计得任务应有设计过程和设计逻辑图，记录 实际检测结果，并进行分析。
七、实验仪器与器材
1.电子技术实验箱 2.直流稳压电源 3.示波器 4.函数发生器 5.万用表 6.器件：
74LS01
74LS04 74LS244 电阻1kW
1台 1台 1台 1台 1只
1片 1片 2片 1只
器件引脚图
(2)动态验证：控制输入端加高、低电平，数据输入端加连 续脉冲，用示波器对应地观察数据输入波形和输出波形。