ppt26 三态输出CMOS门.
合集下载
CMOS门电路PPT课件
一、MOS管的开关特性
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
《CMOS设置》PPT课件
想改变A盘、C盘的启动顺序； 想设置或更改开机密码； 加一个或换一个硬盘，或者改变软驱设置等； 想调节一下高级参数的设置，好让电脑能运行
得更好； 安装其它硬件设备时，可能有些设置需要改变。
精选课件ppt
18
精选课件ppt
19
十、如何进入CMOS设置
当开机后屏幕上常显示如下信息，马上 敲一下“Delete”键，就进到了CMOS设 置的主菜单。（具体要看屏幕上的提示, ）
精选课件ppt
47
第五步：设置密码（1）
在CMOS里有两个设置密码的地方：一个是高 级用户（系统管理员）密码，一个是一般用户 密码。
精选课件ppt
48
第五步：设置密码（2）
将光标移到密码设置处，回车，输入密码，再回车， 电脑提示重新再输入密码确认一下，输入后再回车就 可以了；如果想取消已经设置的密码，就在提示输入 密码时直接回车即可，电脑提示密码取消，请按任意 键，按键后密码就取消了。
这里只有一个硬盘，4335MB(4.3GB)，有时安 装了多个硬盘时，想去掉其中的某个硬盘，就 要在这里进行操作，将光标移动到这里，然后 按“ Page up ”，将其选择为“ None ”即可。
精选课件ppt
40
第三步：设置时间、日期、软驱（7）
这是软驱设置。 “ Drive A ”和“ Drive B ”设 置物理A驱和B驱，这台电脑只有一个1.44M软 驱，我们就把它设置为A驱。
精选课件ppt
51
第五步：设置密码（5）
简单地说，如果两个密码都设好了，那么用高 级密码可以进入工作状态，也可以进入CMOS 设置；而用户密码只能进入工作，也能进入 CMOS修改用户自身的密码，但除此之外不能 对CMOS进行其它的设置。如果只设置了一个 密码，无论是谁，都同时拥有这两个权限。
得更好； 安装其它硬件设备时，可能有些设置需要改变。
精选课件ppt
18
精选课件ppt
19
十、如何进入CMOS设置
当开机后屏幕上常显示如下信息，马上 敲一下“Delete”键，就进到了CMOS设 置的主菜单。（具体要看屏幕上的提示, ）
精选课件ppt
47
第五步：设置密码（1）
在CMOS里有两个设置密码的地方：一个是高 级用户（系统管理员）密码，一个是一般用户 密码。
精选课件ppt
48
第五步：设置密码（2）
将光标移到密码设置处，回车，输入密码，再回车， 电脑提示重新再输入密码确认一下，输入后再回车就 可以了；如果想取消已经设置的密码，就在提示输入 密码时直接回车即可，电脑提示密码取消，请按任意 键，按键后密码就取消了。
这里只有一个硬盘，4335MB(4.3GB)，有时安 装了多个硬盘时，想去掉其中的某个硬盘，就 要在这里进行操作，将光标移动到这里，然后 按“ Page up ”，将其选择为“ None ”即可。
精选课件ppt
40
第三步：设置时间、日期、软驱（7）
这是软驱设置。 “ Drive A ”和“ Drive B ”设 置物理A驱和B驱，这台电脑只有一个1.44M软 驱，我们就把它设置为A驱。
精选课件ppt
51
第五步：设置密码（5）
简单地说，如果两个密码都设好了，那么用高 级密码可以进入工作状态，也可以进入CMOS 设置；而用户密码只能进入工作，也能进入 CMOS修改用户自身的密码，但除此之外不能 对CMOS进行其它的设置。如果只设置了一个 密码，无论是谁，都同时拥有这两个权限。
04-z0704-cmos逻辑门的不同输出结构课件
Rp的值愈小，负载电容的充电时间常数亦 愈小，因而开关速度愈快。但功耗大,且可能 使输出电流超过允许的最大值IOL(max）。
Rp的值大，可保证输出电流不能超过允许的 最大值IOL(max）、功耗小。但负载电容的充电时 间常数亦愈大，开关速度因而愈慢。
VDD
RP
A
0L 1
B
C
D
CL
电路带电容负载
CMOS漏极开路(OD)门 3.上拉电阻对OD门动态性能的影响
三态门电路的应用
数据总线 D
EN1
10
G1
EN2
D1 01
G2 …
Gn
ENn
D2 …
01 Dn
任何时刻只能有一个门的使能端为有效，其他门输出高阻
小结
CMOS逻辑门的保护和缓冲电路 CMOS逻辑门的不同输出结构 * 漏极开路(OD)门 * 三态输出门
再见！
高电平使能的三态输出缓冲电路
使能EN 1 1
输入A 0 1
输出L 0 1
EN
1
0
A
1
VDD
0
B 导通TP
L1
0 截止TN
C
三态(TSL)输出门电路
高电平使能的三态输出缓冲电路
使能EN 1 1
0
输入A 0 1 ×
输出L 0 1
高阻
EN
0 1
A
×
EN A
VDD
1
B 截止TP
L 高阻
0 截止TN
C
L
三态(TSL)输出门电路
当VO=VOL
最不利的情况：只有一个 OD门导通， 为保证低电平时，OD门的输出电流不能超 过允许的最大值IOL(max)且VO=VOL(max）， RP不能太小。
Rp的值大，可保证输出电流不能超过允许的 最大值IOL(max）、功耗小。但负载电容的充电时 间常数亦愈大，开关速度因而愈慢。
VDD
RP
A
0L 1
B
C
D
CL
电路带电容负载
CMOS漏极开路(OD)门 3.上拉电阻对OD门动态性能的影响
三态门电路的应用
数据总线 D
EN1
10
G1
EN2
D1 01
G2 …
Gn
ENn
D2 …
01 Dn
任何时刻只能有一个门的使能端为有效，其他门输出高阻
小结
CMOS逻辑门的保护和缓冲电路 CMOS逻辑门的不同输出结构 * 漏极开路(OD)门 * 三态输出门
再见！
高电平使能的三态输出缓冲电路
使能EN 1 1
输入A 0 1
输出L 0 1
EN
1
0
A
1
VDD
0
B 导通TP
L1
0 截止TN
C
三态(TSL)输出门电路
高电平使能的三态输出缓冲电路
使能EN 1 1
0
输入A 0 1 ×
输出L 0 1
高阻
EN
0 1
A
×
EN A
VDD
1
B 截止TP
L 高阻
0 截止TN
C
L
三态(TSL)输出门电路
当VO=VOL
最不利的情况：只有一个 OD门导通， 为保证低电平时，OD门的输出电流不能超 过允许的最大值IOL(max)且VO=VOL(max）， RP不能太小。
CMOS门电路实用PPT课件
（ N沟道增强型 MOS 管为例）
VDD
RD
ID
D
uO
G
ui
S•
0
VGS(TH)
ID vGS 0
vGS>VGS(TH)
vGS<VGS(TH) vDS
➢ 当vI<VGS（TH）时：
MOS管工作在截止区，
vO=VOH≈VDD
➢ 当vI>VGS（TH）时：
在可变电阻区，沟道电阻很小，
vO=VOL≈0V
10
✓ vI = VDD-|VTP|~VDD段：仍假设TN导通，则vI传到vO后，有UGS（TN）<VTN→ TN 截止，与假设相矛盾。故此段TN截止。
第27页/共34页
vI 0 VTN
VDD-|VTP| VDD
C’=0 VDD
TP
G
S
D
TN通
TN止 TN
vI
vo
TP止
TP通
TP
TN D
S
RL
G
C=VDD
① CMOS传输门：控制信号传输的门
可实现双向传输
ui/uo
利用P沟道MOS管和N沟道MOS管的互补性构 成。
C和C'是一对互补的控制信号。
C' TP
VDD uo/ui
TN C
电路结构
TP : VTP < 0 TN : VTN > 0
︱UGS（TP）︱ >︱ VTP︱ UGS（TN） > VTN
VTN=︱VTP︱
定义： 开启电压（ UT）—— 沟道刚开始形成时的栅源 电压UGS。（一般2 ~ 3V）
S VDS
-
VGS
-D -G iD
CMOS门电路的输出端来说
二❖、低C电M平O输S反出特相性器的静态输入输出特性
IOL：低电平时向内灌入的电流。 随VDD升高，IOL允许值上升。
二❖、高C电M平O输S反出特相性器的静态输入输出特性
IOH：高电平时向外拉的电流。 随VDD升高，IOH允许值上升。
三❖、传C输M延O迟S反时间相器的动态特性
三❖、交C流M噪O声S反容限相器的动态特性
噪声持续时间越 短，噪声容限越
大。
三❖、动C态M功O耗S反－瞬相时器导的通动功态耗P特T 性
T1、T2 同时通
PT=VDDITAV
三❖、动C态M功O耗S反－负相载器电的容动充态放电特功性率PC
PC CL f VDD PS
四、其它类型的CMOS门电路
分布式 二极管
若VDF=0.7V，则vI>VDD+0.7V时，vG=VDD+0.7V vI<-0.7V时，vG=-0.7V。使vC1、vC2均不超过VDD+0.7V。
二❖、输C入M特O性S反相器的静态输入输出特性
D1通
D2通
输入端的绝缘层使电路输入阻抗极高，若有静电感应则会在悬 空端产生不定电位，故CMOS门电路输入端不允许悬空。
②当C的高低电平为VDD和0时，TG可传输0~VDD的信号 ③vO和vI可以互换。
四❖、C其MO它S传类输型门的和CCMMOOSS反门相电器路构成的双向模拟开关
C=0，开关关闭；C=1时，开关接通。 一种常用的典型电路。 SW：Switch
返回
四❖、C其MO它S模类拟型开的关C接M负O载S门电路
四 、三其态它输类出的型C的MCOSM门O电S路门(电3) 路
CMOS门电路输入特性习题（P123 （四）） CMOS门电路输入端接电阻时，相当于接低电平。
第3章CMOS门电路ppt课件42页PPT
Very High Speed CMOS Very High Speed CMOS，TTL compatible
sunwq@
34
内容提要
半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路
sunwq@
35
TTL反相器
sunwq@
22
CMOS反相器
sunwq@
23
CMOS反相器的开关模型
sunwq@
24
CMOS反相器的另一种表示法
sunwq@
25
CMOS与非门
sunwq@
26
CMOS与非门的开关模型
mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门
HC/HCT
High Speed CMOS High Speed CMOS, TTL compatible
VHC/VHCT (80’s-90’s)
sunwq@
4
半导体材料硅(Si)
硅的晶格Байду номын сангаас构（平面图）
硅的晶格结构
sunwq@
5
半导体材料硅(Si)
VCC
硅的晶格结构（平面图）
硅的晶格结构
sunwq@
电子移动方向 电流方向
6
半导体的掺杂
半导体中参与导电的实体—载流子(Carrier) 电子 空穴 通过改变载流子的数量，可以改变半导体的导电特性
sunwq@
27
更多输入的CMOS与非门
sunwq@
1. 它的开关模型？ 2. 门的数量和输入的关系？28
sunwq@
34
内容提要
半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路
sunwq@
35
TTL反相器
sunwq@
22
CMOS反相器
sunwq@
23
CMOS反相器的开关模型
sunwq@
24
CMOS反相器的另一种表示法
sunwq@
25
CMOS与非门
sunwq@
26
CMOS与非门的开关模型
mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门
HC/HCT
High Speed CMOS High Speed CMOS, TTL compatible
VHC/VHCT (80’s-90’s)
sunwq@
4
半导体材料硅(Si)
硅的晶格Байду номын сангаас构（平面图）
硅的晶格结构
sunwq@
5
半导体材料硅(Si)
VCC
硅的晶格结构（平面图）
硅的晶格结构
sunwq@
电子移动方向 电流方向
6
半导体的掺杂
半导体中参与导电的实体—载流子(Carrier) 电子 空穴 通过改变载流子的数量，可以改变半导体的导电特性
sunwq@
27
更多输入的CMOS与非门
sunwq@
1. 它的开关模型？ 2. 门的数量和输入的关系？28
CMOS三态门集成电路课程设计
集成电路课程设计前言集成电路在当今社会中发挥着越来越重要的作用。
也越来越成为衡量一个国家高科技技术水平的重要指标。
作为一门重要的课程，集成电路课程设计是电子科学与技术专业要求的实践课程，主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。
提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。
集成电路设计主要包括以下几个方面。
系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
1.设计需求分析1.1设计内容及其性能指标要求器件名称：CMOS三态门器件要求电路性能指标：（1）输出高电平时，|IOH |≤20μA，VOH，min=5V；（2）输出底电平时，|IOL |≤4mA，VOL，man=0V；（3）输出级充放电时间tr =tf，tpd＜25ns；（4）工作电源5V，常温工作，工作频率fwork =100HZ，最大功耗Pmax＝150mW。
1.2设计指标1.独立完成设计三态门芯片的全过程；2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；3.根据所用的工艺，选取合理的模型库；4.选用以lambda(λ)为单位的设计规则；5.全手工、层次化设计版图；6.达到设计要各项指标要求。
2.设计实现2.1三态门芯片简介所谓三态门（TG）就是一种传输模拟信号的模拟开关。
CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成，如下图所示。
它的管脚图如图1所示，其逻辑真值表如表1所示：三态门原理图图1 三态门芯片管脚图表1 三态门真值表从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成，而反相器也可以由一组互补的增强型场效应管构成。
因此，本电路的重点是增强型场效应管的使用。
从真值表我们可以看出EN为使能端。
当其为1时，输出等于输入，当其为0时，输出为高阻态。
2.2电路工作原理TP和TN是结构对称的器件，它们的漏极和源极是可互换的。
CMOS 门电路ppt课件
2.5 CMOS 门电路
结束
放映
2.5.1 CMOS反相器
2.5.2 其它类型的CMOS门电路
2.6 CMOS门电路和TTL门电路的 使用知识及相互连接
2.6.1 CMOS门电路的使用知识 2.6.2 TTL门电路的使用知识
2.6.3 TTL门电路和CMOS门电路的相互连接
本章小结
1
.
复习
为什么要用OC门？ OC门的工作条件？OC门有何应用？ 三态门有哪三态？三态门有何应用？
6
.
2．CMOS反相器的工作原理 （1）基本电路结构
PMOS管 负载管
NMOS管 驱动管
图2-26 CMOS反相器
开启电压|UTP|=UTN，且小于VDD。
7
.
（2）工作原理
UIL=0V
导通
UOH≈VDD 截止
当uI= UIL=0V时， VTN截止， VTP导通，
uO =
UOH≈VDD
图2-26 CMOS反相器
一般要考虑两个问题： 一是要求电平匹配，即驱动门要为负载门提供符 合标准的输出高电平和低电平； 二是要求电流匹配，即驱动门要为负载门提供足 够大的驱动电流。
24
.
1. TTL门驱动CMOS门
（1）电平不匹配 TTL门作为驱动门，它的UOH≥2.4V,UOL≤0.5V；
CMOS门作为负载门，它的UIH≥3.5V，UIL≤1V。 可见，TTL门的UOH不符合要求。
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件
的永久损坏。为避免静电损坏，应注意以下几点：
20
.
（1）所有与CMOS电路直接接触的工具、仪表 等必须可靠接地。
（2）存储和运输CMOS电路，最好采用金属屏 蔽层做包装材料。
结束
放映
2.5.1 CMOS反相器
2.5.2 其它类型的CMOS门电路
2.6 CMOS门电路和TTL门电路的 使用知识及相互连接
2.6.1 CMOS门电路的使用知识 2.6.2 TTL门电路的使用知识
2.6.3 TTL门电路和CMOS门电路的相互连接
本章小结
1
.
复习
为什么要用OC门？ OC门的工作条件？OC门有何应用？ 三态门有哪三态？三态门有何应用？
6
.
2．CMOS反相器的工作原理 （1）基本电路结构
PMOS管 负载管
NMOS管 驱动管
图2-26 CMOS反相器
开启电压|UTP|=UTN，且小于VDD。
7
.
（2）工作原理
UIL=0V
导通
UOH≈VDD 截止
当uI= UIL=0V时， VTN截止， VTP导通，
uO =
UOH≈VDD
图2-26 CMOS反相器
一般要考虑两个问题： 一是要求电平匹配，即驱动门要为负载门提供符 合标准的输出高电平和低电平； 二是要求电流匹配，即驱动门要为负载门提供足 够大的驱动电流。
24
.
1. TTL门驱动CMOS门
（1）电平不匹配 TTL门作为驱动门，它的UOH≥2.4V,UOL≤0.5V；
CMOS门作为负载门，它的UIH≥3.5V，UIL≤1V。 可见，TTL门的UOH不符合要求。
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件
的永久损坏。为避免静电损坏，应注意以下几点：
20
.
（1）所有与CMOS电路直接接触的工具、仪表 等必须可靠接地。
（2）存储和运输CMOS电路，最好采用金属屏 蔽层做包装材料。