FPGA芯片在高速数据采集缓存系统中的应用
基于FPGA的数据实时采集与存储系统的设计与实现
基于FPGA的数据实时采集与存储系统的设计与实现摘要：本文提出了一种基于FPGA的数据实时采集与存储系统的设计与实现方法。
该系统基于FPGA实现高速数据采集和存储，并使用微处理器和SD卡作为数据交互和存储介质。
在该系统中，FPGA通过DMA方式将采集的数据传输至SD卡，同时实时地对采集的数据进行处理和筛选。
实验结果表明，该系统能够有效地实现高速数据采集和存储，并且具有较好的可靠性和稳定性。
关键词：FPGA、数据采集、数据存储、DMA、SD卡1.引言随着科技的不断发展，数据采集和存储技术已经应用到了各个领域，例如通信、航空航天、医学、工业控制等。
在这些领域，实时采集和存储大量数据对于后续分析和处理非常重要。
FPGA 作为一种硬件可编程的器件，具有高速、低功耗等优势，在数据采集和处理领域有广泛的应用。
2.系统设计该数据实时采集和存储系统主要由四部分组成，分别为FPGA模块、微处理器模块、SD卡模块和电源模块。
2.1 FPGA模块FPGA模块负责实现高速数据采集、处理和存储。
该模块使用高速ADC对外部信号进行采集，然后使用FIFO缓存对采集的数据进行存储，当缓存满后，FPGA通过DMA方式将数据传输至SD卡进行永久存储。
同时，在采集数据的同时，FPGA还能实时地对数据进行处理和筛选，以满足不同应用的需求。
2.2 微处理器模块微处理器模块负责FPGA和SD卡之间的数据交互。
该模块使用SPI接口和FPGA进行通信，同时，通过SD卡的文件系统，将采集的数据存储在SD卡上。
2.3 SD卡模块SD卡模块负责实现数据的永久存储和读取。
SD卡具有高速、大容量、可擦写等特点，适合用作数据存储介质。
该模块通过FPGA和微处理器模块与系统进行连接。
2.4 电源模块电源模块为整个系统提供电力，包括对FPGA模块、微处理器模块以及SD卡模块等各个组成部分的电源管理。
3.系统实现通过对硬件电路设计和软件编程，我们完成了该数据实时采集和存储系统的原型实现。
基于FPGA的高速实时数据采集系统设计
基于FPGA 的高速实时数据采集系统设计皮代军,张海勇,叶显阳,秦水介(贵州大学光电子技术及应用重点实验室 贵州贵阳 550025)摘 要:设计一款基于FPG A 的高速实时数据采集系统,该系统采用FP GA 作为控制器,主要完成通道选择控制及增益设置、A /D 转换控制、数据缓冲异步FIF O 三部分功能。
系统采用V erilog HD L 语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FP GA 内部自带的RA M 设计16位的FIF O,实现数据的缓冲存储。
这种基于FP GA 的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度。
系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能。
关键词:数据采集系统;FP GA ;DSP ;F IFO中图分类号:T N402 文献标识码:B 文章编号:1004-373X(2009)06-012-03Design of High Speed Rea-l time Data Acquisition System Based on FPGAP I Daijun,Z HA N G H aiy ong,YE Xiany ang ,QIN Shuijie(Laborat ory f or Phot oelect ric T echno logy and Application,Guizho u Uni v ersity ,Guiyang,550025,China)Abstract :A hig h speed r ea-l time data acquisit ion sy stem based o n a F PG A is desig ned in this paper.T his system co mbines three functio ns of the channel selectio n to contro l and gain setting,A/D swit ching contr ol,and the data buffering asy nchro no us FIF O by using a FP GA as the contro ller of a data acquisition sy stem.T he channel choo sing and g ain setting of a pr og rammable gain amplifier co uld be realized thro ug h the so ftwar e pr og ramming contro lling hardw are by using the Ver ilog H DL lang uag e.A 16-bit FIF O is designed t o acco mplish the data buffering memor y using t he inter nal R AM in a F PGA.T he plan of synchro -nized acquisition and the r ea-l time r ead data based on FP GA impro ves the system speed o f dat a acquisitio n and the t ransmis -sio n.T he simulation results sho w that the designed hig h speed rea-l t ime data acquisition system has goo d functions.Keywords :data acquisition system;FPG A ;DSP ;FI FO收稿日期:2008-07-28基金项目:国家自然科学基金资助项目(60666001)0 引 言随着信息技术的飞速发展,各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。
FPGA在高速数据采集系统中的应用探究
FPGA在高速数据采集系统中的应用探究第一章：引言高速数据采集系统是现代数字技术的重要应用领域。
在众多高速数据采集系统中，现场可编程门阵列（FPGA）作为一种高效的硬件平台得到广泛应用。
FPGA解决了许多现有高速数据采集系统的瓶颈问题，实现了更高的可靠性和灵活性。
本文就FPGA在高速数据采集系统中的应用进行探究。
第二章：高速数据采集系统概述高速数据采集系统是指可以处理大量数据的系统。
高速数据采集通常涉及模拟电路、数字信号处理等领域，并需要各种各样的硬件和软件来实现。
高速数据采集系统涉及的问题包括信号调节、时序设计、接口设计、样品率控制、存储器访问速度等。
高速数据采集系统可以分为单通道和多通道两类。
单通道采集系统只有一个输入通道，多通道采集系统则有多个输入通道。
同时，高速数据采集系统的分辨率和采样率也是其性能的两个重要指标。
分辨率是指可以采集到信号的最小变化。
采样率则是指每秒能够连续采集到的样本数，在实际应用中，采样率通常是数据处理和特定应用的主要限制因素。
在高速数据采集系统的设计中，需要考虑到各种制约因素，从而实现高精度、高速率、低噪声和高灵敏度的数据采集。
第三章：FPGA相关技术介绍FPGA是一种可编程逻辑芯片，具有可重构性和灵活性。
FPGA 中包含可编程逻辑、储存器和数字信号处理单元，它可以实现相同的功能电路，满足用户的需求。
FPGA可以动态地重写电路，与传统固定电路不同，因为它的功能可以在生产后编程完成。
FPGA的可编程特性可以应用在各个领域中，比如航空航天、汽车、医疗、通信等等。
在高速数据采集系统中，FPGA充分发挥了它的可编程性，实现了更高的数据处理和计算能力。
FPGA技术的优点有可扩展性、低噪声、低功耗等特点。
与DSP（数字信号处理器）相比，FPGA可以在一个芯片上实现不同的算法，因此可以减少电路板的数量，使系统更加紧凑和可靠。
第四章：FPGA在高速数据采集系统中的应用技术展示FPGA在高速数据采集系统中的应用需要考虑到多方面的问题，比如采样率、简单设计、数据处理速度等等。
基于FPGA的高速采样缓存系统的设计与实现
基于FPGA的高速采样缓存系统的设计与实现郑争兵【期刊名称】《计算机应用》【年(卷),期】2012(32)11【摘要】为了提高高速数据采集系统的实时性,提出一种基于FPGA+ DSP的嵌入式通用硬件结构.在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速.高速采样缓存器采用QuartusⅡ9.0软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出.测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能.%An embedded general-purpose hardware structure based on FPGA + DSP was proposed in order to improve the real-time performance of the high-speed data acquisition system. In the structure, a new high speed sampling buffer as the data channel between the high-speed A/D and DSP was designed in FPGA and was used to realize the diversion and deceleration of high-speed data stream. The high-speed sampling buffer was based on the ping-pong operation structure of soft-core dual-clock First In First Out (FIFO) provided by Quartus II 9.0. Under the control of the External Memory Interface A (EMIFA) interface of the DSP, it completed write-and-read operations of high-speed A/D data streams. The test results indicate that: in the case of large difference between the value of the read-and-write clock, high speed sampling buffer can save the time of the A/D sampling data to provide sufficient signal processing time for DSP, so the real-time performance of the entire system is improved.【总页数】3页(P3259-3261)【作者】郑争兵【作者单位】陕西理工学院物理与电信工程学院,陕西汉中723003【正文语种】中文【中图分类】TN92【相关文献】1.基于FPGA的高速采样及处理装置设计 [J], 赵紫旋;赵晓宇2.基于4通道时间交织的FPGA高速采样系统 [J], 李宇;刘崇庆;吕立钧;谭洪舟3.基于FPGA的高速采样平台设计与实现 [J], 金勇臣;康怀祺4.基于DSP+FPGA的高速采样系统设计 [J], 孙畅;缪思恩5.基于FPGA的多通道并行高速采样研究 [J], 王银玲;李华聪因版权原因，仅展示原文概要，查看原文内容请购买。
FPGA_ASIC-高速数据压缩与缓存的FPGA实现
高速数据压缩与缓存的FPGA实现王宁李冰（东南大学集成电路学院南京210096）来源：微计算机信息摘要：本文设计了一种以FPGA为数据压缩和数据缓存单元的高速数据采集系统，其主要特点是对高速采集的数据进行实时压缩，再将压缩后的数据进行缓冲存储。
该设计利用数据比较模块实时地将一个压缩比数组中的最大值保存起来，再将该最大值缓冲存储，从而满足采集系统的需要。
文中分别设计了基于双口RAM和FIFO实现的两种缓冲方法，并对仿真结果进行了对比分析，该系统工作频率可达90MHZ。
关键词：高速数据采集 , 数据压缩 , 数据缓存 , 现场可编程门阵列中图分类号：TP274文献标识码：AImplementation of High-Speed Data Compression and Data Cache with FPGA Abstract: A high-speed data acquisition system that uses FPGA as the data compression and data cache unit has been designed in this paper, the main point of this system is that it compresses the acquired data in time and then stores the compressed data in the cache. In order to meet the conditions that data acquisition needs, a data-comparing module is used to select the largest number in the compression ratio array, and then store the largest number in the cache. Two methods that based on dual-ports RAM and FIFO are designed in this article, they are also analyzed and compared though software in detail, this system can work at the frequency of 90MHZ.Key Words: High-speed data acquisition, data compression, data cache, FPGA1.引言在战场上，为了使作战武器能及时地调整自身的姿态，需要实时地采集一系列的状态参数，再对这些参数进行分析处理，这就涉及到高速的数据采集系统。
基于FPGA的高速实时数据采集存储系统设计
基于FPGA的高速实时数据采集存储系统设计何亓;张会新;刘波;熊继军【摘要】介绍一种基于FPGA的数据采集存储器的设计,以sparten2系列的XC2S200芯片为主控单元,结合相关外围电路和FLASH存储器K9F2G08UOM共同组成存储系统.采用双存储设计,增强了系统可靠性,实现对一路高速10MbpsPCM数据码流和一路3.75M异步串行图像数据的采集和存储.同时与测试台和计算机配合完成对采集数据的实时监测.%This paper introduced the data acquisition and storage system design based on FPGA. It took the chipXC2S200 as the main control unit that come from sparten2 series. The storage system was composed of the associated peripheral circuits and the FLASH memory K9F2G08UOM together. The design adopted double storages,it achieved the acquisition and the storage of one 10 Mbps PCM streams data and one 3. 75 M asynchronous serial image data. At the same time, the storage system cooperate with the computer and the ground test station completed mohitoring the real-time collection data.【期刊名称】《仪表技术与传感器》【年(卷),期】2011(000)008【总页数】4页(P64-66,93)【关键词】数据采集;FPGA;FLASH存储器;实时监测【作者】何亓;张会新;刘波;熊继军【作者单位】中北大学仪器科学与动态测试教育部重点实验室,山西太原030051;中北大学电子测试技术重点实验室,山西太原030051;中北大学电子测试技术重点实验室,山西太原030051;中北大学电子测试技术重点实验室,山西太原030051【正文语种】中文【中图分类】TN910 引言当今电子技术的发展迅速，各种大容量的非易失性的固态存储器不断涌现，大规模集成电路器件的性能不断改善，速度的提升也很快，使研究使用超大容量非易失性存储器和FPGA控制技术的高速数字量采集存储器成为可能［1－2］。
基于FPGA的DDRSDRAM控制器在高速数据采集系统中应用
基于FPGA的DDRSDRAM控制器在高速数据采集系统中应用实现数据的高速大容量存储是数据采集系统中的一项关键技术。
本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。
用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。
使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。
最终采集到的数据波形表明，完成了对DDR SDRAM 的突发读写操作，达到了预期设计的目标。
DDR SDRAM 是Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。
DDR 内存是在SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。
本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器，以Hynix 公司生产的型号为HY5DU121622B（L）TP 的DDR SDRAM 为存储器，完成了对数据的高速大容量存储。
1 DDR SDRAM 的控制原理及存储功能的实现DDR SDRAM 支持的常用命令有7 种：空操作（NOP）、激活操作（Active）、突发读（BurstRead）、突发写（Burst Write）、自动刷新（Autorefresh）、预充电（Precharge）、模式寄存器配置（Mode Register Set）。
所有的操作命令都是通过信号线RAS_N、CAS_N、WE_N 共同控制来实现的。
在对DDR SDRAM 进行存取数据操作之前，首先要对其初始化，即设置DDR SDRAM的普通模式寄存器和扩展模式寄存器，确定DDR SDRAM 的工作方式，这些设置包括突发长度、突发类型、CAS 潜伏期和工作模式以及扩展模式寄存器中的对DDR SDRAM 内部延迟锁定回路（DLL）的使能与输出驱动能力的设置。
基于FPGA_的大数据缓存与高速传输系统设计
第 22卷第 8期2023年 8月Vol.22 No.8Aug.2023软件导刊Software Guide基于FPGA的大数据缓存与高速传输系统设计洪方磊，薛萌，郭汉明（上海理工大学光电信息与计算机工程学院，上海200093）摘要：针对激光扫描共聚焦显微镜的数据高速传输需求，设计了一种基于DDR3和千兆以太网的大数据缓存与高速传输系统。
该系统以Artix-7 系列的FPGA芯片XC7A35T为主控芯片，基于Verilog语言在Xilinx FPGA的开发平台Vivado上设计了整个系统的控制方案；缓存模块采用Micron公司的DDR3芯片MT41J128M16HA，结合Xilinx提供的DDR控制器IP核与FIFO，对上游的大量数据进行高速缓存；同时采用Realtek公司的以太网芯片RTL8211实现了基于UDP、IP协议的以太网帧组包与解包，通过RJ45以太网接口以1 000 Mbps的速率从上位机接收指令或发送数据。
测试结果表明，该方案能将数据高速存储到DDR3中，并实时高效地传输到上位机中，实时传输速率达到118.75Mbyte/s。
在工作过程中，该系统稳定性高、误码率低，且电路集成度高、控制时序精确，非常适合作为激光扫描共聚焦成像设备的数据传输系统。
关键词：共聚焦显微镜；FPGA；DDR3 SDRAM；千兆以太网；Verilog；高速缓存与传输DOI：10.11907/rjdk.222043开放科学（资源服务）标识码（OSID）：中图分类号：TP302.1 文献标识码：A文章编号：1672-7800（2023）008-0156-08Design of Large Data Cache and High Speed Transmission SystemBased on FPGAHONG Fanglei， XUE Meng， GUO Hanming（School of Optical-Electrical and Computer Engineering，University of Shanghai for Science and Technology，Shanghai 200093，China）Abstract：Aiming at the demand of high-speed data transmission for laser scanning confocal microscope，a large data caching and high-speed transmission system based on DDR3 and gigabit Ethernet is designed. The system uses Artix-7 series FPGA chip XC7A35T as the main control chip， and designs the control scheme of the whole system on Xilinx FPGA development platform Vivado with Verilog language. The cache module uses Micron's DDR3 chip MT41J128M16HA， combined with the DDR controller IP core and FIFO provided by Xilinx， to cache a large amount of upstream data. At the same time， Realtek's Ethernet chip RTL8211 is used to realize Ethernet frame grouping and unpack⁃ing based on UDP and IP protocols. It receives instructions from the host computer or sends data to the host computer at a rate of 1 000 Mbps through RJ45 Ethernet interface. The test results show that the scheme can store data in DDR3 at high speed and transmit it to the host comput⁃er efficiently in real time， and the real-time transmission rate reaches 118.75 Mbyte/s. The system has high stability， low bit error rate， high circuit integration and precise control timing， which is very suitable for the data transmission system of laser scanning confocal imaging equipment. Key Words：confocal microscopy； FPGA； DDR3 SDRAM； gigabit Ethernet； Verilog；caching and transport0 引言激光扫描共聚焦显微镜具有大、纵、深的成像特性，可以分辨锐利的多层Z平面结构，得到高分辨率的实时图像［1-2］，广泛应用于分子细胞生物学、材料科学、精密器械等领域［3］。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA芯片在高速数据采集缓存系统中的应用
在高速数据采集方面，FPGA有单片机和DSP无法比拟的优势。
FPGA的时钟频率高，内部时延小，全部控制逻辑都可由硬件完成，而且速度快，组成形式灵活，并可以集成外围控制、译码和接口电路。
更最主要的是，FPGA可以采用IP内核技术，以通过继承、共享或购买所需的知识产权内核提高其开发进度。
而利用EDA工具进行设计、综合和验证，则可加速设计过程，降低开发风险，缩短了开发周期，效率高而且更能适应市场。
本数据采集系统就是基于FPGA技术设计的多路模拟量、数字量采集与处理系统。
FPGA的IO端口多，且可以自由编程、支配、定义其功能，同时配以verilogHDL语言以及芯片自带的可定制模块，即可进行软件设计。
FPGA的最大优点是可在线编程。
此外，基于FPGA设计的数据采集器还可以方便地进行远程功能扩展，以适应不同应用场合的需要。
1 系统基本构架
本文所设计的高速数据采集系统是某雷达信号处理系统的一部分，可用于雷达信号的预处理以及采集、缓存。
本系统以高速FPGA为核心逻辑控制模块，并与高速ADC和DSP相连接。
其系统基本架构如图1所示。
图1中的FPGA可用作数字接收机的预处理模块，该器件集成有PPL倍频、ADC控制接口、FIFO及其管理、SPI接口、DSP总线接口、状态和自检模块等。
FPGA的内部结构功能框图如图2所示。
图2中的中断产生模块用于产生周期性中断，利用视频包络和100 MHz时钟可形成50 MHz的DMA同步传送时钟，然后通过外部口DMA方式将采样数据传送到DSP。
ADC控制串行接口为通用三线串口，SPI总线接口实际上是一个串并转换器，可用于控制本振。
本系统的DSP数据总线为64位宽度，地址为32位。
由于雷达信号接收机中的信号处理量大，信号复杂，因此，通过基于高速大容量FPGA芯片的实时数据采集系统可以很好的满足对信号预处理的需要。
2 芯片的选取
ADC是数据采集系统的核心，其性能指标往往是决定数据采集系统性能最关键的因素。
本系统的中频频率为1125 MHz，带宽BW为250 MHz。
ADC选用ATMEL公司的高速采样芯片AT84AD001本系统采用带通采样方式，其采样频率低于输人中频频率。
但是ADC的输入带宽必须大于中频频率加二分之一带宽，AT84AD001的模拟输入带宽为1500 MHz，高于1125+125=1250 MHz，故可满足设计要求。
AT84AD001的最高采样率为1000MHz，也可以满足系统要求。
此外，AT84AD001的模拟输入、时钟输入和输出全部采用差分方式。
设采样时钟频率fsw为500 MHz，内部提供了1：1／1：2降速率逻辑，其输出A、B、C、D四路的数据速率分别为fsw／2，数据宽度为8位，电平为差分LVDS，数据宽度为2×8=16位，但是，由于速率已经是250MSPS，故可以直接送给FPGA处理，而不需要再进行专门的降速率处理。
StratixII系列FPGA是Altera公司具有全新构架的高密度产品。
它采用1.2V电压、90nm及全铜层SRAM工艺，是采用自适应构架的FPGA。
与第一代Stratix相比，StratixII器件的逻辑密度是前者的2倍，速度也快了50％，在无线通信、高速数字信号处理和军事雷达等领域都有广泛的应用前景。
本设计采用其中的EP2S90系列，该系列由三种不同大小的集成RAM块组成，包括512 bit的M512块、4 Kbit的M4K块以及512 Kbit的M-RAM块)。
其中最大容量的M-RAM块就有4块，基于这三种块的RAM单元最多能达到9 Mbits 的容量，因此，StratixII系列FPGA是那些对存储量要求很高的应用的理想选择。
3 系统的实现及仿真
ADC接口及控制模块
本系统选用AT84AD001B芯片，设计模拟输入的工作方式为I通道与Q通道有相互独立的两路输入，时钟输入的丁作方式为I通道和O通道有各自独立的时钟，并分别在上升沿时采样。
AT84AD001B有MODE、CLK、LDN及DATA等4个引脚用于三线串口配置。
其中，MODE为高时，启用三线串口，设计时可将此引脚接入FPGA中，以便在FPGA中可以根据自身需要进行MODE的置0与置1的配置；CLK为三线串口的配置时钟输入引脚，该引脚允许输入的最大时钟频率是50 MHz，本设计的输入时钟为20 MHz，可以符合要求；LDN为通过三线串口配置寄存器的开始和结束信号的输入引脚；DATA为三线串口的寄存器配置数据输入引脚。
每个三线串口寄存器所需输人的配置数据包括3 bit的寄存器地址和16 bit送人该寄存器的数据，总共需配置8个寄存器，其相关时序图如3所示。
根据以上高速采样相关的三线串口组成情况，可以得到如图4所示的AD配置电路。
图4中各管脚的定义如下：
clk_20m：三线串口时钟输入；
rst：复位；
ad_mode：配置模式；
s_ldn：标志信号脚；
s_data：寄存器数据输人；
其仿真结果如图5所示，由图5可见，在ldn上升沿时寄存器数据开始输入，每20个周期读入一个寄存器数据。
由此结果，即可知配置正确。
3.2 大容量FIFO数据缓存模块
由于采集的雷达信号数据量很大，所以，本系统通过Quartus中软件自带的宏功能MegaWizardPlag_in Manager来产生一个64 bit×32768words的大容量FIFO，从而有效地利用了这片FPGA的存储资源。
其产生的FIFO模块如图6所示。
图6中，64位数据由ADC的高速数据采样提供，ADC的I、Q两路数据均为16位宽。
为了获得更高的速度以及更大的数据缓存量，在数据进入FIFO之前，可对ADC的采样数据进行数据抽取和拼接，以将两组32位宽的IQ数据拼接成64位宽数据，然后一次送入FIFO中进行缓存。
FIFO的wrreq写使能信号由前面提到的视频检测脉冲以及DSP的控制信号共同提供，其中写时钟wrclk与ADC数据拼接时钟同步，读时钟rdclk与DSP时钟同步，FIFO数据出口与DSP总线相连接。
系统的其他配置以及外围接口由于不是本文的重点，在此省略不讲。
在Ouartus平台下进行时钟分配、三线串口配置等相关处理，以及信号处理模块综合后，所得到的系统资源使用情况如图7所示。
然后再利用VisualDSP++5.0平台读取采样信号数据，并用plot进行绘图，即可得到如图8所示的高速采样结果图。