EDA实验箱实验指导书
EDA实验指导书_2
EDA 技术与VHDL实验指导书通信实验室编制2012年9月实验一组合电路的设计 (3)实验二时序电路的设计.................................错误!未定义书签。
实验三8位全加器的设计................................错误!未定义书签。
实验四含异步清零和同步时钟使能的加法计数器的设计错误!未定义书签。
实验五十六进制七段数码显示译码器设计.错误!未定义书签。
实验六数控分频器的设计.............................错误!未定义书签。
实验七序列检测器的设计.............................错误!未定义书签。
实训一组合电路的设计一、实验目的熟悉QuartusⅡ的VHDL文本设计流程全过程, 学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
二、实验内容1: 首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤, 给出仿真波形。
最后在实验系统上进行硬件测试, 验证本项设计的功能。
2：将此多路选择器看成是一个元件mux21a, 利用元件例化语句描述一个双2选1多路选择器, 并将此文件放在同一目录中。
三、实验仪器ZY11EDA13BE型实验箱通用编程模块, 配置模块, 开关按键模块, LED显示模块。
四、实验原理1.2选1多路选择器的VHDL源代码ENTITY mux21a ISPORT ( a, b, s: IN BIT;y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s)BEGINIF s = '0' THEN y <= a ; ELSE y <= b ;END IF;END PROCESS;END ARCHITECTURE one ;下图为本例2选1多路选择器的仿真图形2.双2选1多路选择器以下是部分参考程序:...COMPONENT MUX21APORT ( a, b, s : IN STD_LOGIC;y : OUT STD_LOGIC);END COMPONENT ；...u1 : MUX21A PORT MAP(a=>a2, b=>a3, s=>s0, y=>tmp);u2 : MUX21A PORT MAP(a=>a1, b=>tmp, s=>s1, y=>outy);END ARCHITECTURE BHV ;五、实验报告:根据以上的实验内容写出实验报告, 包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
EDA实验指导书1209
实验一QuartusII软件应用一、实验目的1、熟悉EDA开发平台的基本操作。
2、掌握EDA开发工具的图形设计方法。
3、掌握图形设计的编译与验证方法。
二、实验仪器PC机一台QuartusII软件三、实验内容1、实验原理图：建立一个4-bit 计数器图形设计文件（如图1.1示）；图 1.1 图形设计例图利用向导创建一个新器件（6位全加器：使能、流水线等参数自行设定）。
2、实验步骤：①新建一个文件夹，一般在F盘里。
②打开QuartusII软件，选择File/New,在弹出的窗口中选Device Design Files选项卡，再选择Block Diagram/Schematic 选项，单击OK后打开图形编辑窗口。
③选择File/Save As命令，保存文件在已经创建的文件夹里。
当出现询问是否创建工程的窗口，应当单击是进入创建工程流程，否则要重新创建工程把文件添加进去。
④打开工程中的原理图文件，在原理图编辑窗口的任何一个位置右击，将出现快捷菜单，选择Insert /Symbol命令，出现元件输入对话框，选择相应的器件，并连接好电路，然后分别在input和output 的PIN NAME上双击使其变黑色，再分别输入引脚名。
⑤选择Processing/Start Compilation命令，进行全程编译。
⑥打开波形编辑器，选择File/New，在New中选择Other Files中的 Vector Waveform File 选项，单击OK，出现空白的波形编译窗口⑦选择File/Save As命令，存盘。
文件名一定要与原理图文件名一致。
然后添加相应的端口信号节点到波形编辑器中，设置合理的输入信号。
⑧选择Processing/Start Simulation，进行波形仿真。
⑨选择Tools/MegaWizard Plug-In M anager,根据向导提示创建一个６位全加器。
３、实验结果记录：打印出实验原理图与仿真波形图，打印出利用向导创建的新器件的图形，完成实验报告四、实验研究与思考1、延迟时间分析、最高工作频率分析等时间分析有何重要性？2、流水线的作用是什么？对那些性能有影响？2、功能仿真、验证起到什么作用？实验二VHDL软件设计一、实验目的1、熟悉EDA开发平台的基本操作。
电子设计自动化eda实验指导书样本
电子设计自动化（EDA）实验指引书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗可编程逻辑器件不断推出，使得专用集成电路（ASIC）生产商感受到空前竞争压力。
另一方面，浮现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路设计效率，使更低成本、更短周期复杂数字系统开发成为也许。
于是一场ASIC 与FPGA/CPLD之争在所难免。
然而PLD器件具备先天竞争优势，那就是可以重复编程，在线调试。
EDA技术正是这场较劲推动引擎之一。
普通来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目的器件，以电子系统设计为应用方向电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选取目的器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大某些工作由EDA软件完毕。
全球许多知名可编程器件提供商都推出了自己集成开发工具软件，如Altera公司MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司Foundation 、ISE软件，Lattice公司ispExpert 软件，Actel公司Libero软件等。
这些软件推出，极大地增进了集算法设计、芯片编程、电路板设计于一体EDA技术发展。
此外，在以SOC芯片为目的器件电子系统设计规定下，可编程器件内部开始集成高速解决器硬核、解决器软核、DSP模块、大量存储资源、高速串行收发模块、系统时钟管理器、多原则I/O接口模块，亦使得设计者更加得心应手，新一轮数字革命由此引起。
EDA技术是一门实践性很强学科，要培养出具备竞争力一流IC 设计人才，动手能力是核心。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板灵活构造，可以便进行基于不同PLD芯片实验开发，并易于升级，符合当前高校在此方面对人才培养规定。
EDA电子实训实验指导书
石河子大学本科毕业设计实验指导书基于EDA平台的电子实训实验设计与开发学生姓名贺权指导教师任玲所在学院机械电气工程学院专业电气工程及其自动化年级11级（1）班中国·新疆·石河子2015年6月目录一、软件工具的安装 (2)二、实验部分 (3)实验一组合逻辑3-8译码器 (3)实验二汽车尾灯控制电路 (11)实验三、基于VHDL语言的数字秒表电路 (15)一、软件工具的安装本实验使用的是Quartus II 9.0，该软件可运行在winxp/win7/win8（包括兼容模式）等系统下，下载安装破解方法如下：1.在Altera公司官网上下载Quartus II 9.0的安装文件。
其中包括Quartus II 9.0的安装文件和ip库。
2.开始安装，win8以下的可以通过解压后得到安装文件，win8以上的直接双击打开就行，先安装90_quartus_windows，然后是90_ip_windows。
默认装在C盘，确保空间足够。
3.软件可免费试用30天。
鼓励购买正版，破解方法可百度。
4.用Quartus_II_9.0_b151破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_90_b151破解器.exe后,首先要点击“浏览”选中sys_cpt.dll，安装默认的sys_cpt.dll路径是在C:\altera\90\quartus\bin下，选中sys_cpt.dll后再点击“应用”。
很多用户上来就点击“应用”，实际上并没有破解这个软件）。
5.把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II7.2的Tools菜单下选择License Setup，下面就有NIC ID)。
6.在Quartus II 9.0的Tools菜单下选择License Setup，然后选择Licensefile，最后点击OK。
EDA实验指导书全
实验一Quartus II开发环境入门一、实验目的1、了解QuartusII软件及基本操作2、熟悉图形编辑器Block Builder/Schematic File的设计输入3、掌握电路的编译和适配4、掌握电路仿真与时序分析5、熟悉3/8线译码器工作原理和五人表决器设计二、实验原理1、以3/8线译码器为例，总体思路以EP1C3中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七个彩灯上显示。
2、三、实验步骤主要仪器和设备：计算机，EDA实验箱。
步骤一：1、建立工程，设计输入。
选择菜单“File”→“New Preject Wizard”将设计文件加入工程中：点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)。
Cyclone系列的EP1C3T144C8按下“Next”后，出现仿真工具选择对话框。
不作任何选择。
4、完成设置点击“Next”后，完成工程的设定，点击“finish”。
步骤二：1、选择File/New或点击主菜单中的空白图标，进入新建程序文件状态，选择VHDL file 。
VHDL程序文件的扩展名是：* .vhd程序代码：-- A simple 3 to 8 decoderlibrary ieee;use ieee.std_logic_1164.all;entity decoder isport ( inp: in std_logic_vector(2 downto 0);outp: out std_logic_vector(7 downto 0)); end decoder;architecture behave of decoder isbeginoutp(0) <= '1' when inp = "000" else '0';outp(1) <= '1' when inp = "001" else '0';outp(2) <= '1' when inp = "010" else '0';outp(3) <= '1' when inp = "011" else '0';outp(4) <= '1' when inp = "100" else '0';outp(5) <= '1' when inp = "101" else '0';outp(6) <= '1' when inp = "110" else '0';outp(7) <= '1' when inp = "111" else '0';end behave;步骤三：1、选择菜单“File”→“New ” →“ Schematic File”，即弹出原理图编辑框。
《EDA技术》实验指导书
EDA技术实验指导书适用于电子信息工程专业QUARTUS II 8.1软件的使用一、实验目的与要求：1、练习使用QUARTUS II 8.1软件，掌握利用该软件进行简单EDA设计的基本流程；2、完成一个通过拨码开关控制发光二极管亮灭的应用，实验结束后可独立完成思考题。
二、实验环境与器材：1、微机（已安装授权的QUARTUS II 8.1软件）2、EDA/SOPC实验开发系统3、USB Blaster下载线一根三、背景知识与操作流程：QUARTUS II是ALTERA公司推出的EDA开发工具，其前身为MAX PLUS II，目前实验室安装的版本为8.1，利用该软件可进行对可编程逻辑器件的分析、综合、下载等设计。
EDA/SOPC实验开发系统是由北京百科公司生产的一套EDA实验系统，其核心芯片采用ALTERA公司的CYCLONE系列FPGA产品EP1C6Q240C8，同时配备了丰富的外部接口资源，可供学生进行EDA设计实验。
启动QUARTUS后的界面如图1所示，首先需要创建一个工程，具体操作过程如下：图1 QUARTUS软件的启动界面（1）点击File –> New Project Wizard创建一个新工程，系统显示如图2。
图2 工程创建向导的启始页（2）点击Next，为工程选择存储目录、工程名称、顶层实体名等，如图3所示；（3）点击Next，若目录不存在，系统可能提示创建新目录，如图4所示，点击“是”按钮创建新目录，系统显示如图5所示；（4）系统提示是否需要加入文件，在此不添加任何文件；（5）点击Next，进入设备选择对话框，如图6，这里选中实验箱的核心芯片CYCLONE系列FPGA产品EP1C6Q240C8；（6）点击Next，系统显示如图7，提示是否需要其他EDA工具，这里不选任何其他工具；（7）点击Next后，系统提示创建工程的各属性总结，若没有错误，点击Finish，工程创建向导将生成一个工程，这时软件界面如图8，在窗口左侧显示出设备型号和该工程的基本信息等。
EDA实验指导书
EDA 实验指导书2011年9月30日目录1.实验一LED实验（验证性实验）2.实验二LED点阵实验（综合性实验）3.实验三 LCD显示实验（设计性实验）实验一：LED实验一、实验目的1. 熟悉ISE8.2开发环境，掌握工程的生成方法；2. 熟悉SEED-XDTK_V4实验环境；二、实验内容1. 创建工程；2. 添加HDL资源文件；3. 配置一个应用程序完成设计。
三、实验准备1. 通过USB口下载电缆将计算机的USB口及SEED-FEM025板的J9 连接好；2. 启动计算机，打开SEED-XDTK_V4实验箱电源开关。
观察SEED-FEM025板上的＋5V（D11）的电源指示灯是否均亮。
若有不亮的，请断开电源，检查电源。
四、实验步骤1. 创建工程1) 双击桌面Xilinx ISE8.2快捷方式打开ISE工程管理器（Project Navigator）；2) 打开Project Navigator后，选择File → New Project，弹出新建工程对话框；3) 在工程路径中单击“…”按钮，将工程指定到如下目录D: \02. V4_lab，单击确定；4) 在工程名称中输入led，点击Next按钮，如图1.1所示；图1.15) 弹出器件特性对话框。
器件族类型（Device Family）选择“Virtex4”，器件型号（Device）选“XC4VSX25 FF668 -10”，综合工具（Synthesis T ool）选“XST(VHDL/Verilog)”，仿真器（Simulator）选“ISE Simulator”，如图1.2；图1.26) 单击Next按钮，弹出创建新资源（Create New Soure）对话框，可以使用这个对话框来创建新的HDL资源文件，或者也可以创建工程后，新建HDL资源文件，如图1.3；图1.37) 单击Next按钮，弹出添加存在资源对话框；可以使用这个对话框来添加已经存在的HDL资源文件，或者也可以创建工程后，添加HDL资源文件；在本实验中我们采用创建工程后，添加HDL资源文件的方式，如图1.4；图1.48) 单击Next按钮，将弹出工程建立完成对话框，单击finish按钮完成工程建立流程；9) 观察工程资源管理窗口，将会看到工程已经建立成功，如图1.5。
EDA 实验指导书
EDA技术基础实验指导书海南大学信息学院编目录实验一MAX –plusII及开发系统使用 1 实验二高速四位乘法器设计7 实验三秒表的设计9 综合性设计性实验实验四序列检测器的设计12 实验五数字频率计的设计14 数字密码锁17 交通灯控制器182EDA实验指导书实验一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
3(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二流水灯1.实验目的通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL 语言的编程方法；学习简单的时序电路的设计和硬件测试。
2.实验内容本实验的内容是控制实验箱上的发光二极管LED1—LED8，使之实现流水灯显示。
3.实验原理在LED1~LED8引脚上周期性地输出流水数据，即输出的数据依次为11111111、11111110、11111100、11111000、11110000、11100000、11000000、10000000、00000000，如此循环显示，输出数据“0”，表示点亮相应的LED小灯。
为了方便观察，流水的速率控制在2Hz左右。
在核心板上有一个48MHz的标准时钟源，该时钟源与芯片EP2C5的23脚相连。
为了产生2Hz的时钟源，在此调用了分频模块int_div。
4.实验步骤(1)启动Quartus II，建立一个空白工程，然后命名为led_waterflow.qpf。
(2)新建ledwater.vhd源程序文件，源代码如下。
然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。
生产符号文件ledwater.bsf (File→ Create/_Update → Create Symbol Files for Current File)。
流水灯程序参考LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_Arith.ALL;USE IEEE.STD_LOGIC_Unsigned.ALL;ENTITY ledwater ISPORT(clk: IN STD_LOGIC;led: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END;ARCHITECTURE one OF ledwater ISSIGNAL led_r:STD_LOGIC_VECTOR(8 DOWNTO 0);BEGINled<=led_r(7 DOWNTO 0);PROCESS(clk)BEGINIF clk’event and clk=’1’ THENled_r<=led_r(7 DOWNTO 0) & '0';IF led_r="000000000" THEN --循环完毕吗？led_r<="111111111"; --是，则重新赋初值END IF;END IF;END PROCESS;END;(3)将实验模块库里的int_div.vhd和int_div.bsf拷贝到工程目录下。
(4)新建图形文件，命名为led_waterflow.bdf并保存。
在空白处双击鼠标，打开symbol 对话框，在symbol对话框的左上角的libraies中，分别将project下的ledwater和int_div模块放在图形文件led_waterflow.bdf中，加入输入input、输出output引脚，双击各引脚符号，进行引脚命名。
完整的顶层模块原理图如下图1所示。
双击int_div中的参数框，并修改参数，如下图2所示。
将F_DIV的值改为24000000，F_DIV_WIDTH的值改为25，单击“确定”按钮保存修改的参数。
图流水灯顶层模块图参数修改对话框如果在led_waterflow.bdf上不能看到参数设置框，在空白出右击鼠标，选择Show Parameter Assignments命令来显示参数设置框。
(5)将实验模块选择目标器件并对相应的引脚进行锁定，这里选择的器件为Altera公司的Cyclone II系列的EP2C5Q208C8，或者Cyclone I系列的EP1C12Q240C8。
引脚锁定方法如下表所列。
(6)将led_waterflow.bdf设置成顶层实体Project→ Set as Top-level Entity。
对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
(7)把JP20的led0~led7的跳帽插上，使发光二极管有效。
下载程序到芯片上，观察流水灯的变化。
更改分频模块的分频系数，并重新编译下载，观察流水灯的变化。
表引脚锁定方法实验三读取按键信号1.实验目的通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL 语言的编程方法；并熟悉VHDL文件为顶层模块的设计；学习和体会分支条件语句case的使用方法及FPGA I/O口的输出控制。
2.实验内容实验箱上有8个发光二极管LED1~LED8和8个按键KEY1~KEY8。
本实验的内容是用这8个按键分别控制8个发光二极管，一旦有键按下，则点亮相应的发光二极管。
3.实验原理FPGA的所有I/O控制块允许每个I/O引脚单独配置为输入口，不过这种配置是系统自动完成的。
当该I/O口被设置为输入口使用时（如定义key1为输入引脚：input），该I/O控制块将直接使三态缓冲的控制端接地，使得该I/O引脚对外呈高阻态，这样该I/O引脚即可用作专用输入引脚。
正确分配并锁定引脚后，一旦在KEY1~KEY8中有键输入，即可在检测到键盘输入的情况下，继续判断其键盘并作出相应的处理。
4.实验步骤(1)启动Quartus II，建立一个空白工程，然后命名为key_led.qpf。
(2)新建key_led.vhd源程序文件，源代码如下。
然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。
程序参考LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_Arith.ALL;USE IEEE.STD_LOGIC_Unsigned.ALL;ENTITY keyled ISPORT(key: IN STD_LOGIC_VECTOR(7 DOWNTO 0);led: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END;ARCHITECTURE one OF keyled ISSIGNAL led_r: STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL buffer_r:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINled<=led_r;PROCESS(key,buffer_r)BEGINbuffer_r<=key;CASE buffer_r ISWHEN "11111110"=> led_r<="11111110";WHEN "11111101"=> led_r<="11111101";WHEN "11111011"=> led_r<="11111011";WHEN "11110111"=> led_r<="11110111";WHEN "11101111"=> led_r<="11101111";WHEN "01111111"=> led_r<="01111111";WHEN OTHERS=> led_r<="11111111";END CASE;END PROCESS;END;(3)选择目标器件并对相应的引脚进行锁定，这里选择的器件为Altera公司的Cyclone II系列的EP2C5Q208C8，或者Cyclone I系列的EP1C12Q240C8。
引脚锁定方法如下表所列。
表引脚锁定方法(4)对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
(5)JP6是一个3针的插座，如果把短接帽接到下面，使下面两个插针短接，则按键有效；如果把短接帽接到上面，使上面两个插针短接，则矩阵键盘有效。
本实验令按键有效，把短接帽接到下面。
把JP20的led0~led7的跳帽插上，使发光二极管有效。
下载程序到芯片上，按下KEY1~KEY8的任何一键，观察发光二极管LED1~LED8的亮灭状态。
实验四静态数码管显示1.实验目的通过本实验让学生学习7段数码管显示译码器的设计，进一步了解、熟悉和掌握FPGA 开发软件Quartus II的使用方法及VHDL语言的编程方法，学习LPM兆功能模块的调用。
2.实验内容实验箱上有2个4位动态共阳极数码管LEDD4和LEDD3，其中8个位码DIG0~DIG7和8位段码SEG0~SEG7分别与FPGA相应的引脚相连。
这样只要DIG0~DIG7上一直输出低电平“0”，则8个数码管将显示相同的数码，这样8位动态数码管就变成了静态数码管。
本实验的内容是建立7段译码显示模块，用于控制LED数码管的静态显示。
要求在试验箱上循环显示0~9和A~F 16个字符。
3.实验原理数码管LED显示是工程项目中使用较广的一种输出显示器件。
常见的数码管有共阴和共阳两种。
共阴数码管是将8个发光二极管的阴极连接在一起作为公共端，而共阳数码管是将8个发光二极管的阳极连接在一起作为公共端。
公共端常称为位码，而将其它8位称为段码，分别为：a、b、c、d、e、f、g、h，其中h为小数点。
对于共阳极数码管，只要公共端为高电平“1”，某个段输出为低电平“0”，则相应的段就亮。
本实验通过分频模块得到1Hz的频率信号，加载于4位计数器的时钟输入端，计数循环输出0~9和A~F 16个字符，通过7段译码模块后在数码管上显示出来。
4.实验步骤(1)启动Quartus II，建立一个空白工程，然后命名为sled.qpf。
(2)新建decl7s.vhd源程序文件，源代码如下。
然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。
生产符号文件decl7s.bsf (File→ Create/_Update → Create Symbol Files for Current File)。
程序参考LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY decl7s ISPORT(d: IN STD_LOGIC_VECTOR(3 DOWNTO 0); --输入4位二进制码seg: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) --七段译码输出);END;ARCHITECTURE ONE OF decl7s ISSIGNAL seg_r:STD_LOGIC_VECTOR(7 DOWNTO 0); --定义数码管输出寄存器BEGINseg<=seg_r; --输出数码管译码结果PROCESS(d) --七段译码BEGINCASE d ISWHEN X"0"=> seg_r<=X"c0";--显示0WHEN X"1"=> seg_r<=X"f9";--显示1WHEN X"2"=> seg_r<=X"a4";--显示2WHEN X"3"=> seg_r<=X"b0";--显示3WHEN X"4"=> seg_r<=X"99";--显示4WHEN X"5"=> seg_r<=X"92";--显示5WHEN X"6"=> seg_r<=X"82";--显示6WHEN X"7"=> seg_r<=X"f8";--显示7WHEN X"8"=> seg_r<=X"80";--显示8WHEN X"9"=> seg_r<=X"90";--显示9WHEN X"a"=> seg_r<=X"88";--显示aWHEN X"b"=> seg_r<=X"83";--显示bWHEN X"c"=> seg_r<=X"c6";--显示cWHEN X"d"=> seg_r<=X"a1";--显示dWHEN X"e"=> seg_r<=X"86";--显示eWHEN X"f"=> seg_r<=X"8e";--显示fWHEN OTHERS=> seg_r<=X"FF";END CASE;END PROCESS;END;(3)将实验模块库里的int_div.vhd和int_div.bsf拷贝到工程目录下。