第五章中央处理器-4指令流水线讲义
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。
第五章 中央处理器
(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为： R1out，MDRin R2out，MARin， Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低 °可采用多总线方式，同时在多个总线上传 送不同数据，提高效率 °例如：三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线，
因此，操作需要三个时钟周期（节拍）
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为： R1out，MARin Read, WMFC (等待MFC) MDRout，R2in
（2）主存单元存入寄存器（存结果） （3）寄存器/ALU 寄存器（取数，存结果） （4）算术/逻辑运算，结果存入寄存器（PC+1，计算地址，运算）
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下： （1）R[r]:寄存器r的内容； （2）M[addr]:主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）程序计数器PC直接用PC表示其内容。 例如：R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍，每个节拍有4个脉冲。
多级时序系统
机器周期、节拍（状态）组成多级时序系统
一个指令周期包含若干个机器周期
计算机组成原理教案(第五章)
(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术
中央处理器CPU——指令流水线
中央处理器CPU——指令流⽔线指令流⽔线概念：⼀条指令的执⾏过程划分为不同阶段，占⽤不同硬件资源，多条指令重叠操作实现并⾏处理1.顺序执⾏：⼜称串⾏执⾏⽅式；传统的冯诺依曼机器优点:控制简单，硬件代价⼩缺点：速度慢，各功能部件利⽤率低2.⼀次重叠执⾏⽅式：优点：时间缩短三分之⼀，各功能部件利⽤效率提⾼缺点：控制复杂，硬件开销增⼤3.⼆次重叠执⾏⽅式：优点：时间缩短三分之⼆，理想状态指令执⾏过程图:⽤于分析指令执⾏过程和影响流⽔线因素时空图：⽤于分析流⽔线的性能吞吐率TP:单位时间内流⽔线完成的任务数量或输出结果的数量加速⽐S：同⼀任务下，不使⽤流⽔线⽤时与使⽤流⽔线⽤时之⽐效率E：流⽔线的设备利⽤率锁存器（缓冲寄存器）：作⽤是保存本流⽔段的执⾏结果，提供给下⼀流⽔段使⽤。
影响因素：结构相关（资源冲突）：多条指令同⼀时间争⽤同⼀资源解决：1.后⼀相关指令暂停⼀周期；2.资源重复配置（数据存储器+指令存储器）数据相关（数据冲突）：在⼀个程序中，上⼀条指令执⾏完才能执⾏下⼀条指令（这两条指令即为数据相关）解决：将数据相关的指令和后续指令暂停时钟周期到问题消失再执⾏；1.硬件阻塞stall和软件插⼊NOP；2.数据旁路技术；3.编译优化：通过编译器调整指令顺序控制相关（控制冲突）：转移指令和改变PC值的指令造成断流解决：1.尽早判别转移是否发⽣，尽早⽣成转移⽬标地址2．预取转移成功和不成功两个控制流⽅向上的⽬标指令3．加快和提前形成条件码4．提⾼转移⽅向的猜准率流⽔线的分类1.根据流⽔线使⽤级别:部件功能级、处理机级和处理机间级流⽔线部件功能级流⽔：将复杂的算术逻辑运算组成流⽔线⼯作⽅式处理机级流⽔：把⼀条指令解释过程分成多个⼦过程，如取指、译码、执⾏、访存及写回5个⼦过程。
处理机间流⽔：是⼀种宏流⽔，其中每⼀个处理机完成某⼀专门任务，各个处理机所得到的结果需存放在与下⼀个处理机所共享的存储器中2，按流⽔线可以完成的功能分为：单功能流⽔线和多功能流⽔线单功能流⽔线：指只能实现⼀种固定的专门功能的流⽔线；多功能流⽔线：指通过各段间的不同连接⽅式可以同时或不同时地实现多种能的流⽔线。
王道计组第五章中央处理器思维导图脑图
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快
计算机组成原理第6版(白中英)第5章中央处理器
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
第5章习题答案-机器主频16m,平均
习题51 、中央处理器有哪些基本功能？由哪些基本部件组成？2 、什么是指令周期、CPU 周期和时钟脉冲周期？三者有何关系？3 、参见图5.1所示的数据通路。
画出存数指令“ STOI Rs , (Rd) ”的指令周期流程 图，其含义是将源寄存器 Rs 的内容传送至(Rd)为地址的主存单元中。
4 、参见图5.13所示的数据通路。
画出取数指令“ LDA (Rs)，Rd'的指令周期流程 图，其含义是将(Rs)为地址的主存单元的内容传送至目的寄存器 Rdo 标出相应的微操作控制信号序列。
5 、参见图5.15所示的数据通路。
画出加法指令“ ADD Rd, (mem ”的指令周期流程 图，其含义是将 Rd 中的数据与以mem 为地址的主存单元的内容相加，结果传送至目的 寄存器Rd 。
6 、假设CPU 结构如图5.56所示，其中有一个累加寄存器 AC —个状态条件寄存器 和其它4个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
要求： (1) 标明图中a 、b 、c 、d 这4个寄存器的名称; (2) 简述指令从主存取出到产生控制信号的数据通路; (3)简述数据在运算器和主存之间进行存/取访问的数据通路主存傭S3想图5.56 CPU 结构图7 、简述程序与微程序、指令与微指令的区别。
8 、微命令有哪几种编码方法，它们是如何实现的？ 9、简述机器指令与微指令的关系。
状态盖件岳存器「慢彳E 控制铝10 、某机的微指令格式中有10个独立的控制字段C0〜C9,每个控制字段有Ni个互斥控制信号，Ni的值如下：请回答：(1) 如果这10个控制字段，采用编码表示法，需要多少控制位？(2) 如果采用完全水平型编码方式，需要多少控制位？11 、假设微地址转移逻辑表达式如下：口A4=P2- ZF • T4口A3=P1・ IR15 • T4口A2=P1- IR14 • T4口A1=P1- IR13 • T4口A0=P1- IR12 • T4其中口A4〜口A0为微地址寄存器的相应位，P1和P2为判别标志，ZF为零标志，IR15〜IR12为指令寄存器IR的相应位，T4为时钟脉冲信号。
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
6第六讲_中央处理器(1-4)_指令周期
指令周期
用方框图语言表示指令周期 在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周 期。 一个方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种 控制。 一个菱形符号代表某种判别或测试，不过时间上它依附于它前面一个 方框的CPU周期，而不单独占用一个CPU周期。 符号“~”代表一个公操作。
21
c
指令寄存器 IR
000 000024 021 地址寄存器AR
JMP 21
c
缓冲寄存器DR 数据总线DBUS
地址总线ABUS
注意 执行“JMP 21”指令时，我们此处所给的四条指 令组成的程序进入了死循环，除非人为停机，否则这 个程序将无休止地运行下去，因而内存单元40中的和 数将一直不断地发生变化。 当然，我们此处所举的转移地址21是随意的，仅仅用来 说明转移指令能够改变程序的执行顺序而已。
—分析指令
—按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
形 成 下 一 条 指 令 地 址
指令周期的基本概念
1. 指令周期：CPU每取出并执行一条指令，都要完成一系列 的操作，这一系列操作所需用的时间通常叫做一个指令 周期。 2. 机器周期：机器周期也称为CPU周期。通常用内存中读取 一个指令字的最短时间来规定CPU周期。指令周期常常用 若干个CPU周期数来表示，
第五章 中央处理器
CPU的功能和组成 指令周期
CPU的功能和组成
什么是CPU？
所谓中央处理器是控制计算机来自动完成取出指令 和执行指令任务的部件。它是计算机的核心部件，通常简 称为CPU。
CPU的基本组成
计算机体系结构与指令流水线
计算机体系结构与指令流水线计算机体系结构是指计算机硬件和软件之间的交互方式，它决定了计算机的组织结构、数据传输方式以及指令的执行过程。
在计算机体系结构中，指令流水线是一种重要的技术手段，它可以提高计算机的性能和效率。
本文将深入探讨计算机体系结构与指令流水线的相关知识。
一、计算机体系结构的基本原理计算机体系结构包括硬件体系结构和软件体系结构。
硬件体系结构代表了计算机硬件的组织和连接方式，它包括中央处理器（CPU）、存储器和输入输出设备等；软件体系结构则是指操作系统和编程语言等软件的组织方式。
在计算机体系结构中，指令的执行是一个重要的过程。
指令由操作码和操作数组成，计算机的执行方式是将指令从存储器中取出，经过解码和执行阶段完成相应的操作。
传统的计算机执行方式是按照指令的顺序一个一个地执行，这样会导致指令之间存在较大的时间间隔，浪费了计算机的效率。
二、指令流水线的原理与优势为了提高计算机的效率，减少指令之间的时间间隔，人们提出了指令流水线的概念。
指令流水线将指令的执行过程划分为多个阶段，每个阶段都由一个专门的电路来完成，不同的指令可以同时在不同的阶段执行，以实现多条指令的并行执行。
指令流水线的优势主要体现在以下几个方面：1. 提高了计算机的吞吐量。
由于指令流水线可以实现多条指令的并行执行，因此可以在同样的时间内完成更多的指令，从而提高了计算机的吞吐量。
2. 减少了指令之间的等待时间。
在指令流水线中，不同指令可以在不同阶段同时执行，减少了指令之间的等待时间，提高了计算机的效率。
3. 加快了指令的执行速度。
通过将指令的执行过程切分为多个阶段，并行执行不同指令的不同阶段，可以加快指令的执行速度，缩短了计算时间。
然而，指令流水线也存在一些限制和问题，例如：1. 指令相关性。
如果后续指令依赖于前面指令的结果，就会导致指令流水线的停顿，降低了计算机的效率。
2. 分支指令。
由于分支指令可能会改变指令的执行顺序，因此对于分支指令，指令流水线需要进行预测和处理，以避免出现时间浪费。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理
12
10:13
5.6.3 流水线中的主要问题
三种相关冲突→资源相关、数据相关、控制相关 1、资源相关→多条指令进入流水线后在同一时钟周期内争用同一功 能部件。 IF(取指)、ID(译码)、EX(计算有效地址或执行)、MEM(访存取数)、 WB(写回) 解决办法→①.后续指令拖一个节拍后再推进；②.增设功能部件；
2
5.3 时序产生器和控制方式
5.3.1 时序信号的作用和体制 5.3.2 时序信号产生器
计算机组成原理
10:13
5.6 流水CPU
5.6.1 并行处理技术 5.6.2 流水CPU的结构 5.6.3 流水线中的主要问题 5.6.4 奔腾CPU
计算机组成原理
3
10:13
计算机组成原理
——中央处理器(4)
2016-4-20
10:13
第5章 中央处理器
5.1 CPU的功能和组成
5.1.1 CPU的功能 5.1.2 CPU的基本组成 5.1.3 CPU中的主要寄存器 5.1.4 操作控制器与时序产生器
5.3.3 控制方式
5.4 微程序控制器
计算机组成原理
7
10:13
5.6.2 流水CPU的结构
标量流水计算机→只有一条指令流水线； 超标量流水计算机→有多条指令流水线，超标度N表示就有N条流水 线，上述超标量计算机的超标度为2；
计算机组成原理
8
10:13
5.6.2 流水CPU的结构
具有两条以上的指令流水线； 上图中流水线满载时，每一个时钟 周期可以执行2条指令； 采用时间和空间并行技术；
5.6.1 并行处理技术
早期的计算机基于冯· 洛依曼的体系结构，采用串行处理，即任何 时刻只能执行一个操作；
并行性（Parrelism）概念 具有可以同时进行运算或操作的特性 例：在相同时间的条件下，用n位运算器进行n位并行运算速度几 乎是一位运算器进行n位串行运算的n倍（狭义） （广义）含义→只要在同一时刻（同时性）或在同一时间间隔内（并 发性）完成两种或两种以上性质相同或不同的工作，他们在时间上相 互重叠，都体现了并行性；
计算机组成原理
13
10:13
5.6.3 流水线中的主要问题
2、数据相关→三种数据相关： (1)写后读的数据相关RAW(Read After Write) →后面指令运行需要 用到前面指令所写的数据； 比如下列程序： ADD R1,R2,R3; (R1←R2+R3) SUB R4,R1,R5; (R4←R1-R5) AND R6,R1,R7; (R6←R1· R7)
计算机组成原理
4
10:13
5.6.1 并行处理技术
三种形式 时间并行（时间重叠）：让多个处理过程在时间上相互错开，轮 流重叠地使用同一套硬件设备的各个部件，以加快硬件周转而赢 得速度，实现方式就是采用流水处理部件；
空间并行（资源重复）：以数量取胜；
• 它能真正的体现同时性； • LSI和VLSI为其提供了技术保证； 时间+空间并行 • Pentium中采用了超标量流水线技术；
5.5 硬连线控制器 5.6 流水CPU
5.6.1 并行处理技术 5.6.2 流水CPU的结构 5.6.3 流水线中的主要问题 5.6.4 奔腾CPU
5.7 RISC CPU
5.7.1 RISC机器的特点 5.7.2 RISC CPU实例 5.7.3 动态流13
5.6.2 流水CPU的结构
计算机组成原理
10
10:13
5.6.2 流水CPU的结构
计算机组成原理
11
10:13
5.6.2 流水CPU的结构
3、流水线（Pipelining）的分类(按不同并行级别分类) 指令流水线→将指令流的处理过程分成取指、译码、取操作数、执 行、写回等若干个并行处理的过程段进行流水； 算术流水线→指运算操作步骤的流水，如设置流水加法器、流水乘 法器等； 处理机流水线(宏流水线)→设置若干台处理机构成流水线的各个过程 段，每台处理机负责一个特定的任务；数据流从一台处理机依次流 过各台处理机进行相关操作；如浮点加法器(0操作数检查、对阶、 尾数相加、规格化、舍入处理等)；
计算机组成原理 6
10:13
5.6.2 流水CPU的结构
2、流水线CPU时空图 为了实现流水，必须把一个任务分 成若干个能够在流水线的各个阶段 并发执行的子任务； IF→Instruction Fetch取指; ID→Instruction Decode指令译码; EX→Execution执行; WD→Write Data结果写回; 假设每个子任务执行需要一个时钟 周期；
(2)读后写的数据相关WAR(Write After Read) →后面指令覆盖前面 指令所读的单元(在简单流水线中没有此类相关)； AND R3,R4 MOV R4,R5 ;(R3←R3+R4)后完成 ;(R4←R4×R5)先完成
5.4.1 微程序控制器原理 5.4.2 微程序设计技术
5.2 指令周期
5.2.1 指令周期的基本概念 5.2.2 MOV指令的指令周期 5.2.3 LAD指令的指令周期 5.2.4 ADD指令的指令周期 5.2.5 STO指令的指令周期 5.2.6 JMP指令的指令周期 5.2.7 用方框图语言表示指令周期
计算机组成原理
5
10:13
5.6.2 流水CPU的结构
1、流水计算机的系统组成
存储器体系→主存采用多体交叉存储器； Cache
CPU流水方式→分成指令部件、指令队列 、执行部件三部分(三级流水线)；
第一级流水线→指令流水线；
第二级流水线→指令队列FIFO 流水线：存 放译码后的指令+取来的各个操作数； 第三级流水线→执行部件流水线：可以由 多个采用流水线方式构成的算术逻辑部件 构成；比如： 将定点运算部件和浮点运算部件分开； 将浮点加法部件和浮点乘除部件分开(浮点 运算部件都以流水线方式工作)。