软件无线电实验指导书

软件无线电技术实验指导书佟宁宁编黑龙江工程学院电气与信息工程学院2014年2月·哈尔滨目录实验一Quartus Ⅱ入门和译码器设计................................................................... - 2 - 实验二调制技术................................................................................................... - 13 - 实验三信道编码技术........................................................................................... - 18 - 实验四软件无线电的采样理论........................................................................... - 22 - 实验五信道化发射机实验................................................................................... - 25 -实验六软件无线电多速率信号处理技术 (28)实验一Quartus Ⅱ入门和译码器设计一、实验目的1.初步掌握Quartus Ⅱ软件使用环境；2.熟悉可编程器件的硬件设计流程；3.了解EDA实验箱电路结构。

二、实验仪器设备、材料1.EDA实验箱；2.微型计算机、Quartus Ⅱ软件；3.并口延长线。

三、预习内容1.Quartus Ⅱ软件使用方法；2.EPM7128SLC84-15芯片数据手册：MAX7000S CPLD DATASHEET（可到ALTERA官方网站上下载PDF文档，首页网址为/，数据手册下载链接地址为/literature/ds/m7000.pdf，在该数据手册里你可以了解到典型CPLD的特性和应用指南；3.译码器工作原理。

四、实验内容与步骤（一）原理图设计输入：１、软件的启动：单击“开始”进入“程序”选中“Quartus II ，打开“”Quartus II软件，如图1-1所示。

图1-1２、启动File\New菜单，弹出新建文件类型选择窗口，如图1-2所示：图1-2３、单击鼠标选择Block Diagram/Schematic File，单击OK，之后就直接进入新建的原理图编辑状态，如图1-3所示：图1-3４、在设计电路之前要先保存文件，启动File\Save菜单，弹出命名窗口，如图1-4所示：图1-4选择文件存盘路径，注意，路径及文件不要采取汉字命名，命名文件后点击确定，弹出如图1-5对话框。

注意文件名要和所描述器件的顶层实体名一致，当然名字最好能够反映器件特性，并且不要与Quartus软件自带的库元件名相冲突。

图1-55、此时，软件问你是否需要建立与所建立文件相适应的工程文件，这里一定是点击“是”，即建立一个工程文件。

弹出一个对话框，点击“Next”，出现对话框如图1-6所示：图1-6注意，这里第一项为项目存盘路径，默认为前面文件存盘路径，这里不要改动，下面两栏也不要改动，点击“Next”，出现对话框如图1-7所示：图1-7点击“Next”，出现器件系列和设置对话框，如图1-8所示：图1-8该对话框主要用来确定目标器件，以及目标器件的封装、引脚数量和速度等级。

先在“Family（系列）”选项下拉菜单中选择“MAX7000S”，随后在“Available Devices”多选框中选择“EPM7128SLC84-15”，即EDA实验箱中的目标器件。

如果以后需要修改，可以点击Assignments/Device重新设置，点击“Next”，出现第三方工具对话框，如图1-9所示：图1-9这里我们使用Quartus II自带工具，不引入第三方EDA工具，直接点击“Next”，出现工程总览对话框，如图1-10所示：图1-10点击“Finish”完成，进入原理图文件编辑状态，进行电路设计。

（二）电路的编译与适配１、编译适配点击Processing\Start Compilation菜单，或者点击按钮开始编译，并显示编译结果，生成下载文件，以被硬件下载编程时调用。

如果有错误待修改后再进行编译适配。

编译成功后如图1-11所示。

图1-11如果你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，测试硬件。

如果你的电路有比较复杂，那么其仿真就显得非常必要。

（三）电路仿真与时序分析Quatuts II软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。

众所周知，开发人员在进行电路设计时，非常希望有比较先进的高效的仿真工具出现，这将为你的设计过程节约很多时间和成本。

由于EDA工具的出现，和它所提供的强大的（在线）仿真功能迅速地得到了电子工程设计人员的青睐，这也是当今EDA(CPLD/FPGA)技术非常火爆的原因之一。

下面就Quartus II软件仿真功能的基本应用在本实验中作一下初步介绍，在以后的实验例程中将不再贅述。

1、启动File\New菜单，弹出设计输入选择窗口，如图1-12所示：图1-12如图选择仿真用的波形文件，点击“OK”，进入仿真界面，并按默认文件名存盘，如图1-13所示：图1-132、添加仿真节点在图1-13光标位置双击，弹出如图1-14对话框：图1-14这时可以在“name”处填写对应VHDL文件中要仿真的节点，配合其它选项，点击“OK”，反复操作即可将全部节点倒入仿真文件。

或者，在图1-14点击，进入如图1-15对话框：图1-15图1-15中Filter选项选择“Pins:all”，点击，得到列表，如图1-16所示：图1-16单击选择左列欲仿真节点，通过、、和按钮，选择或删除欲仿真的I/O管脚。

单击OK按钮，列出仿真电路的输入、输出管脚图，如图1-17所示。

在本电路中，3-8译码器的输出为网格，表示未仿真前输出是未知的。

图1-173、准备为电路输入端添加激励波形。

选中欲添加信号的管脚，窗口左边的信号源即可变成可操作状态，如图1-18中箭头和圆括号所示。

根据实际要求选择信号源种类，在本电路中选择时钟信号就可以满足仿真要求。

图1-184、选择仿真时间：视电路实际要求确定仿真时间长短，点击Edit/End Time，弹出如图1-19所示对话框。

本实验中，我们选择软件的默认时间1us就能观察到3-8译码器的8个输出状态。

图1-19８、为输入端添加信号：先选中A输入端，然后再点击窗口左侧的时钟信号源图标添加激励波形，出现图1-20所示的对话窗口：图1-20将其它输入引脚通过和也给出时序，保存并点击Processing/Start Simulation或按钮开始仿真。

仿真成功确定得到时序如如图1-21所示：图1-21将标尺拖至欲测量的地方，查看延时情况，如图4.3-15所示。

从上图可以看到，这个电路的在实际工作时序。

至此，你已完成和掌握了软件的仿真功能。

（四）管脚的重新分配与定位：启动Assignments/Pins菜单命令，双击“Location”和“To”选择对应引脚，引脚分配之后要保存，但不必进行二次编译，如图1-22所示：图1-22如果用户对芯片引脚不熟悉，还可以通过Assignments/Pin Planner查看器件引脚图，如图1-23所示：图1-23（五）、器件下载编程与硬件实现启动Tools\Programmer菜单或按钮，如图1-24所示的对话框，如果是第一次启用的话，请你填写硬件类型，点击按钮，请选择“ByteBlaster(MV)”并按下OK 确认即可。

注意，请把“Program/Configure”选上。

图1-24以上为Quartus II一般使用开发步骤，其它实验将不再赘述，请每一位读者反复练习。

实验二调制技术一、实验目的1. 掌握典型调制技术的基本原理2. 掌握典型调制技术的编程方法二、实验仪器设备、材料微型计算机、Quartus Ⅱ软件三、调制技术的原理1. 2ASK的原理与实现方法数字幅度调制又称幅度键控(ASK)，二进制幅度键控记作2ASK。

2ASK是利用代表数字信息“0”或“1”的基带矩形脉冲去键控一个连续的载波，使载波时断时续地输出。

有载波输出时表示发送“1”，无载波输出时表示发送“0”。

2ASK产生原理框图如图2.1所示：图2.1 2ASK产生原理框图library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity PL_ASK isport(clk :in std_logic; --系统时钟start :in std_logic; --开始调制信号x :in std_logic; --基带信号y :out std_logic); --调制信号end PL_ASK;architecture behav of PL_ASK issignal q:integer range 0 to 3; --分频计数器signal f :std_logic; --载波信号beginprocess(clk)beginif clk'event and clk='1' then if start='0' then q<=0;elsif q<=1 then f<='1';q<=q+1; --改变q 后面数字的大小，就可以改变载波信号的占空比 elsif q=3 then f<='0';q<=0; --改变q 后面数字的大小，就可以改变载波信号的频率 else f<='0';q<=q+1; end if; end if; end process;y<=x and f; --对基带码进行调制 end behav;2. 2FSK 的原理与实现方法数字频率调制又称做频移键控(FSK)，二进制频移键控记作2FSK 。

数字频移键控是用载波的频率来传送数字消息，即用所传送的数字消息控制载波的频率。

键控法的特点是转换速度快、波形好、稳定度高且易于实现，所以2FSK 信号便是符号“1”对应于载频1f ，而符号“0”对应于载频2f (与1f 不同的另一载频)的已调波形，而且1f 与2f 之间的改变是瞬间完成的。

2FSK 产生原理框图如图2.2所示：图2.2 2FSK 产生原理框图library ieee;use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_FSK isport(clk :in std_logic; --系统时钟 start :in std_logic; --开始调制信号 x :in std_logic; --基带信号 y :out std_logic); --调制信号 end PL_FSK;architecture behav of PL_FSK issignal q1:integer range 0 to 11; --载波信号f1的分频计数器 signal q2:integer range 0 to 3; --载波信号f2的分频计数器 signal f1,f2:std_logic; --载波信号f1，f2 beginprocess(clk) --此进程通过对系统时钟clk的分频，得到载波f1 beginif clk'event and clk='1' thenif start='0' then q1<=0;elsif q1<=5 then f1<='1';q1<=q1+1; --改变q1后面的数字可以改变，载波f1的占空比elsif q1=11 then f1<='0';q1<=0; --改变q1后面的数字可以改变，载波f1的频率else f1<='0';q1<=q1+1;end if;end if;end process;process(clk) --此进程通过对系统时钟clk的分频，得到载波f2 beginif clk'event and clk='1' thenif start='0' then q2<=0;elsif q2<=0 then f2<='1';q2<=q2+1; --改变q2后面的数字可以改变，载波f2的占空比elsif q2=1 then f2<='0';q2<=0; --改变q2后面的数字可以改变，载波f2的频率else f2<='0';q2<=q2+1;end if;end if;end process;process(clk,x) --此进程完成对基带信号的FSK调制beginif clk'event and clk='1' thenif x='0' then y<=f1; --当输入的基带信号x=…0‟时，输出的调制信号y为f1 else y<=f2; --当输入的基带信号x=…1‟时，输出的调制信号y为f2 end if;end if;end process;end behav;3. 2PSK的原理及实现方法绝对相移是利用载波的相位(指初相)直接表示数字信号的相移方式。