基于FPGA的M序列的设计与实现_冀勇钢
基于m序列同步的FPGA实现
基于m序列同步的FPGA实现随则辉;常文革【摘要】In the communication system,synchronization is one of the key technologies to realize the correct signal demodu-lation. To achieve synchronization,a synchronization method based on m-sequence is proposed in this paper. At first,the demod-ulation sequence is got by the differential coherent demodulation operation of the receivedsignal;then,all bits of the result of the demodulation sequence and the local m-sequence′s with-or operation are summed;finally,the comparison of the sum value and the threshold is carried out to judge whether the synchronization is achieved. The sum of the with-or operation′s result avoids the complex relevant operation,which performs fast and save the hardware resources. The implementation of the entire process is based on the Spartan6 series′ FPGA of the Xilinx Company. The simulation results show that the method can accurate-ly realize the synchronization and has high stability.%在通信系统中，同步问题是实现信号正确解调的关键技术之一。
基于FPGA的M序列的设计与实现
０ 引言
扩频 通信 系统 与传统 通信 系统 的区别 在 于其
利 用伪 随机序 列来 实现 扩频 与解 扩步 骤 。而伪 随 机 序列 作为扩 频通 信系 统 的关 键 ，将 直接 影 响到
系统 的性 能 。
实 现 同步 与 捕获 等 都 与 扩频 码 的设 计 密 切相 关 。
自相关 函数 ．即 ：
６ 电 子元 器 件 主 用 ２０． ４ ０７９
． ｄａｎ ｅ ｃ ｃ ｃ
维普资讯
第９ 卷
期 ２ ７第月 ０年 ９ ０ ９
莲钎渗
Ｖ１ Ｎ． ｏ ｏ ． ９ ９
Ｓ ． ２ ０７ ｅｐ ０
ｆ ｌ
当ｒ ０ ＝
香农在 证 明编码 定理 的时候 ，也 提 出 了使 用具 有 白噪声 统计特性 的信号 来编码 。
通 常采 用 的 二 电平 （ ，１ ０ ）伪 随 机 序列 的结 构 已预先 确定 ，但 它们 都具 有类 似 白噪声 的相 关 特性 ，只是 幅度概 率分 布不 再服 从高 斯分 布 。伪
２２ 基 于 Ｖ Ｄ 语 言 的 Ｆ Ｇ ． Ｈ Ｌ Ｐ Ａ实 现
ＦＧ Ｐ Ａ器 件 具 有 集 成 度 高 、编 程 灵 活 、阵 列 引脚 数 多 、功 耗 低 、设 计 编程 速 度 快 等 特 点 ［ ４ １ 。 Ｑ ａｔｓ１ ． Ａ ｔｒ 司第 五 代 可 编 程 逻 辑 器 ｕ ｒ ０是 ｌ ａ公 ｕ Ｉ５ ｅ 件 的集 成开 发 环 境 。该 软件 可 提供 从 设 计 输入 、 设计 编译 、功能 仿 真 、设 计处 理 、时 序仿 真 到器
尺 小 于Ｃ，二 是 编 码 的 码 长 周 期 足 够 长 。 同 时 ，
以确保 抗 侦破 、抗 干扰 的要求 。
《2024年基于FPGA的AVSIDCT变换的设计与实现》范文
《基于FPGA的AVSIDCT变换的设计与实现》篇一一、引言在现代数字信号处理中，AVS（先进视频编解码）作为一种重要的编解码技术，以其高效率的编码性能在多个领域中广泛应用。
在AVS中，离散余弦变换（DCT）是一个核心环节，对信号进行高效转换。
为了适应高实时性需求和信号处理的复杂性，我们选择使用FPGA（现场可编程门阵列）来设计并实现AVSIDCT 变换，本文将深入探讨这一设计过程和实施效果。
二、FPGA及其在AVS变换中的作用FPGA因其高度的可定制性和并行处理能力，是执行DCT变换的理想平台。
FPGA设计在数字信号处理过程中能以极低的延迟实现高效的并行计算，使得DCT变换过程得到优化。
三、AVSIDCT变换设计概述我们的设计目标是将AVS的DCT变换在FPGA上实现。
我们将根据AVS标准定义DCT变换的数学模型和算法流程，然后在FPGA上设计和实现这些算法。
具体来说，我们首先将DCT算法进行模块化处理，然后根据FPGA的特性和资源分配进行优化设计。
四、硬件设计1. 模块设计：我们将AVSIDCT变换分为多个模块，包括输入处理模块、DCT计算模块和输出处理模块等。
每个模块都有其特定的功能，例如输入处理模块负责接收输入数据，DCT计算模块负责执行DCT变换算法，输出处理模块负责输出处理结果。
2. 资源分配：根据FPGA的特性和可用资源，我们将进行适当的资源分配，如查找表大小、内存带宽等。
此外，我们还需考虑如何最大限度地利用FPGA的并行处理能力来提高计算效率。
五、软件设计在软件设计阶段，我们主要关注如何将DCT算法在FPGA上实现。
我们首先将算法转化为硬件描述语言（HDL），然后使用FPGA开发工具进行编译和仿真。
此外，我们还需要对算法进行优化，以适应FPGA的并行处理能力和减少资源消耗。
六、实现与测试我们成功地在FPGA上实现了AVSIDCT变换。
通过仿真和实际运行测试，我们验证了设计的正确性和性能。
M序列发生器的设计与实现毕业论文
1 引言本文的主要内容是移位寄存器74LS194的研究和m 序列码发生器的产生原理以及基于MAX+PLUS II 、Protel 99SE Protel 99SE软件的实现。
软件的实现。
软件的实现。
m m 序列码发生器的产生原理和实现是CDMA 通信中的核心，具有重要的理论价值和广阔的应用前景。
文中基于对74LS194移位寄存器的研究，对伪随机序列的特性及对m 序列发生器的结构进行了分析，运用MAX+PLUS II 的模拟仿真和Protel 99SE 进行印刷电路板设计，验证其正确性，最终产生m 序列码。
1.1 研究此课题的目的伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。
这些特性使得伪随机序列得到了广泛的应用。
的可确定性和可重复性。
这些特性使得伪随机序列得到了广泛的应用。
1.2 伪随机序列的应用和意义 1.2.11.2.1在通信加密中的应用在通信加密中的应用m 序列自相关性较好，序列自相关性较好，容易产生和复制，容易产生和复制，容易产生和复制，而且具有伪随机性，而且具有伪随机性，而且具有伪随机性，利用利用利用m m 序列加密数字信号使加密后的信号在携带原始信息的同时具有伪噪声的特点，以达到在信号传输的过程中隐藏信息的目的；在信号接收端，再次利用号传输的过程中隐藏信息的目的；在信号接收端，再次利用m m 序列加以解密，恢复出原始信号[1]。
1.2.2 在雷达信号设计中的应用近年兴起的扩展频谱雷达所采用的信号是已调制的具有类似噪声性质的伪随机序列，它具有很高的距离分辨力和速度分辨力。
这种雷达的接收机采用相关解调的方式工作，能够在低信噪比的条件下工作，同时具有很强的抗干扰能力。
该型雷达实质上是一种连续波雷达，具有低截获概率性，是一种体制新、性能高、适应现代高技术战争需要的雷达。
采用伪随机序列作为发射信号的雷达系统具有许多突出的优点。
首先，它是一种连续波雷达，可以较好地利用发射机的功率。
基于FPGA的m序列信号发生器设计
基于FPGA的m序列信号发生器设计摘要：m序列是一种伪随机序列(PN码)，广泛用于数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域。
基于FPGA与Verilog硬件描述语言设计井实现了一种数据率按步进可调、低数据误码率、反馈多项式为的m序列信号发生器。
系统时钟为20MHz，m序列信号发生器输出的数据率为20～100 kbps，通过2个按键实现20 kbps步进可调与系统复位，输出误码率小于1%。
m序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种伪随机序列。
是由移位寄存器、反馈抽头及模2加法器组成。
m序列一旦反馈多项式及移位寄存器初值给定，则就是可以预先确定并且可以重复实现的序列，该特点使得m序列在数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域使用广泛。
因此，深入学习研究m序列具有重要的实际意义。
1 m序列信号发生器的组成基于FPGA的m序列信号发生器硬件结构极其简单，仅需两个独立按键(一个是复位按键与另一个控制数据率切换按键)、一个48 MHz 的用于提供系统时钟有源晶振、系统电源、一块配置芯片、几个简单的电阻与电容即可实现。
按键去抖动、按键复位、按键切换数据率、时钟分频等功能均在FPGA内部编程实现。
2 m序列信号发生器的关键设计本文中m序列信号发生器的反馈多项式为。
其反馈及移位寄存器的关系图如图2所示。
从本设计中的反馈及移位寄存器的关系图可以看出，一个时钟周期，移位寄存器右移一位，最高位输入为x0、x2、x3、x4及x8的异或(模2相加)。
m序列的输出是移位寄存器的最低位。
图2所示的关系是m序列呈现为随机性、周期性的根本原因。
为了满足信号发生器输出数据率20 kbps的步进通过按键可调，则生成按步进20 kbps可调的时钟是实现该功能的关键。
当按键发生，时钟的输出频率加20 kbps。
在实际电路中，按键会有很大抖动，对系统会造成很大的不稳定性，因此，必须想办法减小这样的不利影响。
基于FPGA可配置m序列发生器的设计与实现
基于FPGA可配置m序列发生器的设计与实现作者：晏浩文陈伟吴琼黄庆超刘建国祝宁华来源：《现代电子技术》2018年第08期摘要：针对某些设计场合对可变m序列的需求，提出并验证了一种基于FPGA的m序列发生器方案。
该方案采用线性反馈移位寄存器的结构，可通过外设对发生器的初始状态进行配置来改变所产生的m序列。
使用ModelSim仿真软件对此设计进行了仿真，并将该m序列发生器应用于某光跳频保密通信系统中完成了实验验证。
结果表明，使用该方案实现的m序列发生器结构简单、易于集成，可产生大量不同的m序列，且具有可动态配置的特点。
关键词： FPGA； m序列；信号发生器；移位寄存器； ModelSim仿真软件；光跳频通信系统中图分类号： TN911⁃34； TN918 文献标识码： A 文章编号： 1004⁃373X（2018）08⁃0001⁃04Abstract： In allusion to the demand of variable m⁃sequence in some design occasions， anm⁃sequence generator scheme based on FPGA is proposed and verified. In the scheme， the linear feedback shift register structure is adopted， and the generated m⁃sequence can be changed by using peripherals to configure the initial state of the generator. The Modelsim simulation software is used to perform simulation for the design， and the m⁃sequence generator is applied to a certain optical frequency hopping secure communication system to accomplish the experimental verification. The results show that the m⁃sequence generator realized by this scheme has simple structure， is easy to be integrated， can produce a large number of different m⁃sequences， and has the characteristic of dynamic configuration.Keywords： FPGA； m⁃sequence； signal generator； shift register； ModelSim simulation software； optical frequency hopping communication systemm序列作为伪随机序列[1]的一种，具有优良的伪随机序列性质，在雷达[2]、导航[3]、常规通信[4⁃5]、保密通信[6]、地球物理勘察[7]和电子对抗[8]等领域中都有着广泛的应用。
基于FPGA的简易m序列信号发生器
基于FPGA的简易m序列信号发生器【摘要】本系统基于FPGA为控制核心，采用EXCD-XC3S500E开发板及模拟电路，完成了简易数字m序列信号发生器的设计，实现对数字m序列信号的生成与发送。
【关键词】FPGA；m序列信号；曼彻斯特编码1.方案论证与比较数字信号为m序列，m序列发生器是一种反馈移位型结构的电路，它由n 位移位寄存器加异或反馈网络组成，反馈多项式为本原多项式。
实现移位寄存器的长与反馈式的编程选择，即可实现对m序列的控制。
m序列码发生器是一种反馈移位型结构的电路，它由n位移位寄存器加异或反馈网络组成，其序列长度M＝2n-1 。
序列信号发生器一般有两种结构形式：一种是反馈移位型，另一种是计数型。
方案一：反馈移位型序列信号发生器反馈移位型序列码发生器的结构框图如图1所示，它由移位寄存器和组合反馈网络组成，从移存器的某一输出端可以得到周期性的序列码。
方案二：计数型序列码发生器计数型序列码发生器结构框图如图2所示。
它由计数器和组合输出网络两部分组成，序列码从组合输出网络输出。
综合比较，本次设计时由于已知数字信号和伪随机信号各自的f(x)表达式，故采用方案一，采用VHDL硬件描述语言，在XILINX的开发板上编程实现产生所要求的数字信号。
2.系统设计数字信号V为f(x)=1+x +x +x +x 的m序列，采用线性移位寄存器发生器产生数字信号和对应的时钟信号，要求数据率10～100kbps，步进值10kbps，其误差绝对值不大于1％，输出信号为TTL电平。
m序列数字信号是基于FPGA的存储器结构，采用线性移位寄存器发生器产生m序列的本原多项式，并且可以对任意级数的m序列发生器采用VHDL语言进行编写。
其产生原理是m序列信号发生器是在n级线性移位寄存器的基础上可以产生多个m序列，而每一个m序列有对应着一个确定的反馈函数，m序列线性移位寄存器在逻辑上仅可用加法器实现。
其反馈函数：本原多项式f1(x)=1+x +x +x +xm序列的移位寄存器逻辑反馈：f1(x)=x(8)⊕x(4)⊕x(3)⊕x(2)反馈移位寄存器的逻辑功能图如图3所示。
两种利用FPGA产生m序列的算法分析
两种利用FPGA产生m序列的算法分析作者：陈天成王艳红来源：《现代电子技术》2014年第05期摘要：为了产生性能良好且节省硬件资源的m序列，分别提出了基于现场可编程门阵列（FPGA）的逻辑法和核调用法两种算法，并详细介绍了两种算法的实现步骤。
通过在Xilinx 公司的NEXYS3开发板上进行设计和编程，对两种算法的可行性进行了检测；并结合ISE编程软件的仿真功能和Matlab对算法的自相关性、硬件占用率和实现难度等性能进行了分析。
最终，了解到核调用法在m序列产生中的优越性。
关键词： m序列； FPGA； IP核； ISE中图分类号： TN919⁃34 文献标识码： A 文章编号： 1004⁃373X（2014）05⁃0058⁃030 引言伪随机序列作为一种信号形式，具有良好的相关特性和伪随机性，可应用于扩频通信和信号加密等领域。
根据应用场合的不同，可以将伪随机序列设计成具有不同特性的序列，其中，m序列便是应用最广泛的一种伪随机序列[1⁃2]。
m序列是最长线性反馈移位寄存器序列的简称，由[N]级移位寄存器和模二加法器产生。
对于一个[N]级移位寄存器来说，最多可以有[2N]个状态。
由于全“0”状态不会转入其他状态，所以线性移位寄存器的序列的最长周期为 [2N-1。
]当[N]级线性移位寄存器产生的序列[{ai}]的周期为[T=2N-1]时，称[{ai}]为[N]级m序列[3]。
本文采用Xilinx公司的spartan⁃6开发板来产生m序列。
FPGA因其高速的计算速度和简便的编译步骤被越来越广泛的应用于数字信号处理领域。
Spartan⁃6自带100 MHz内部晶振，最高可以提供高达300 MHz的运算速度。
1 m序列的实现算法1.1 逻辑法程序的移位寄存器功能模拟部分，根据特征方程，将序列Seq_r的第0、2、3和4位对应数值进行模二运算并将结果作为新的数据输入寄存器的高位。
此处应避免初始状态为全零[4]。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
参考文献
ቤተ መጻሕፍቲ ባይዱ
［１］ Ａｐｐｌｉｃａｔｉｏｎ Ｕｓｉｎｇ ｔｈｅ ＴＭＳ３２０Ｃ６０００ Ｅｎｈａｎｃｅｄ ＤＭＡ ． ＴＩ，２００１．
６６
２００７．９ ｗｗｗ．ｅｃｄａ．ｃｎ
!!!!!!!!!!!!!"
!!!!!!!!!!!!!!!!!!!!"
［２］ ＴＭＳ３２０Ｃ６０００ Ｏｐｔｉｍｉｚｉｎｇ Ｃｏｍｐｉｌｅｒ Ｕｓｅｒ’ｓ Ｇｕｉｄｅ ．ＴＩ ， ２００１．
０ 引言
扩频通信系统与传统通信系统的区别在于其 利用伪随机序列来实现扩频与解扩步骤。而伪随 机序列作为扩频通信系统的关键， 将直接影响到 系统的性能。
信息论的奠基人香农提出的编码定理指出： 只要信息速率Ｒｂ小于信道容量Ｃ， 那么， 就总 可 以找到某种编码方法， 在码周期相当长的条件 下， 几乎无差错的从受到高斯噪声干扰的信号中 复制出原来发送的信息。这里有两个条件： 一是 Ｒｂ小 于Ｃ， 二 是 编 码 的 码 长 周 期 足 够 长 。 同 时 ， 香农在证明编码定理的时候， 也提出了使用具有 白噪声统计特性的信号来编码。
［３］ 江 思 敏 、刘 畅．ＴＭＳ３２０Ｃ６０００ＤＳＰ应 用 开 发 教 程［Ｍ］．北 京： 机械工业出版社， ２００５．
!!!!!!!!!!!!!!!!!!!!"
本刊启事
为适应我国信息化建设， 扩大本刊及作 者知识信息交流渠道， 本刊已被ＣＮＫＩ中国期 刊全文数据库网络出版， 其作者著作权使用 费与本刊发表费用一次性处理。如作者不同 意文章被收录， 请在来稿时向本刊声明， 本 刊将做适当处理。
行仿真， 本例程在ＱｕａｒｔｕｓＩＩ下得到的寄存器传输 级电路图和仿真波形如图５所示。
３ 结束语
本文在分析了ｍ序列的基础上， 利用ｍ序列 产生器构成了１路４阶Ｍ序列产生器， 当然， 也可 以 通 过 编 程 实 现 更 高 阶 、 周 期 更 大 的 多 路 Ｍ序 列。利用本文介绍的硬件描述语言并通过编程可 以实现ＦＰＧＡ硬 件 电 路 的 重 复 编 程 ， 且 灵 活 性 很 强， 只要改变外部时钟， 便可改变信号的频率而
６４
２００７．９ ｗｗｗ．ｅｃｄａ．ｃｎ
第９卷 第９期 ２００７年９月
设计参考
Ｖｏｌ．９ Ｎｏ．９ Ｓｅｐ． ２００７
１"
$
Ｒ
（τ）
＝
$$ #
－$
$
ｐ
ｋ $
%
当τ＝０ 当１≤τ≤ｐ－ １
式中： Ｐ为二元序列周期， 又称码长； ｋ为小
于Ｐ的整数； τ为码元时延。实际上， 扩频序列的
自相关性、互相关性及部分相关特性对扩频系统
称该序列是ｎ级最大周期线性移位寄存器序列。
ｍ序列是最长线性移位 寄 存 器 序 列 ， 而Ｍ序
列是非线性移位寄存器产生的周期最长的序列。
因此， 设计时需要修改其递推方程为非线性方
程。对于ｎ级ｍ序列产生器， 要使ｎ级ｍ序列产生器
变成Ｍ序列产生器， 则需要把递推方程改为： ［３］
ｎ
ｎ
ｎ－ １
& & & ａｋ＝ ｃｉａｋ－ ｉ’ａ( ｋ－ １ａ( ｋ－ ２…ａ( ｋ－ ｎ＋１＝ ｃｉａｋ－ ｉ’ ａ( ｋ－ ｉ
白噪声是一种随机过程， 它的瞬时值服从正 态分布， 其功率谱在很宽频带内都是均匀的。它 有极其优良的相关特性： 其自相关函数具有类似 δ函 数 的 形 状 ， 且 不 同 的 白 噪 声 之 间 相 互 独 立 ， 其互相关函数为０。但是， 由于目前还无法实现 对白噪声的放大、调制、检测、同步以及控制 等， 所以， 只能用具有类似带限白噪声统计特性 的伪随机码信号来逼近它， 以作为扩频系统的扩 频码。
◇ 有足够长的码周期和尽可能大的复杂度， 以确保抗侦破、抗干扰的要求 。
◇ 有足够多的独立地址数， 以满足码分多址 的要求。
◇ 具有近似噪声的频谱， 即近似连续谱且均 匀分布。
◇ 工程上易于产生、加工、复制和控制。 通常采用的二电平 （０， １） 伪 随 机 序 列 的 结 构已预先确定， 但它们都具有类似白噪声的相关 特性， 只是幅度概率分布不再服从高斯分布。伪 随机序列通常具有类似于随机序列的性质， 归纳 起来有下列三点： （１） 平衡特性： 每一周期内０和１出现的次数 近似相等。 （２） 游程特性： 把随机序列中连续出现０或１ 的子序列称为游程。连续的０或１的个数称为游程 长度。随机序列中长度为１的游程约占游程总数 的１／２， 长度为２的游程约占游程总数的１／ ４， 长 度为３的游程约占游程总数的１／８， 。即每周期内， 长 度 为 ｎ 比 特 的 游 程 出 现 的 次 数 比 长 度 为 ｎ＋ｌ 比 特 游程出现的次数多一倍。 （３） 相关特性： 随机序列的自相关函数 具 有 类似于白噪声自相关函数的性质， 一般具有双值 自相关函数， 即：
性能的影响都很大。
２ Ｍ序列的产生
由非线性反馈移位存储器产生的周期最长的 序列简称为Ｍ序列。在实际工程应用中， ｍ序 列 比较成熟， 但是Ｍ序列与ｍ序列相比， 最主要 的 优点是数量大， 即同样级数Ｎ的移位寄存器能够 产生的平移不等价Ｍ序列的总数比ｍ序列的大 的 多， 且随着Ｎ的增大而迅速增加。 现在， 随着Ｅ－ ＤＡ技术的发展， 这种算法已可利用ＶＨＤＬ语言在 ＦＰＧＡ上实现。
ｉ－ １
ｉ＝１
ｉ＝１
图３ Ｍ序列状态转换图
图４ 程序流程图
２．３ 仿真波形 编好程序后， 再经文本输入和编译， 即可进
ｗｗｗ．ｅｃｄａ．ｃｎ ２００７．９
６５
第９卷 第９期 ２００７年９月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．９ Ｎｏ．９ Ｓｅｐ． ２００７
２．１ 原理
下 面 介 绍 如 何 利 用ｍ序 列 产 生 Ｍ序 列 的 方 法 。 ｍ序 列 是 由 线 性 反 馈 移 位 寄 存 器 产 生 的 周 期 最 长 的 二 进 制 数 字 序 列 。 图１所 示 是 可 产 生Ｍ序 列 的 移位寄存器工作原理示意图。［２］
图２ ４级Ｍ序列产生器
有了递推方程， 便可构造Ｍ序列产生器。构 造一个４级Ｍ序列产生器的原理如图２所示。
!!!!!!!!!!!!!"
２．２ 基于ＶＨＤＬ语言的ＦＰＧＡ实现
ＦＰＧＡ器 件 具 有 集 成 度 高 、 编 程 灵 活 、 阵 列 引 脚 数 多 、 功 耗 低 、 设 计 编 程 速 度 快 等 特 点 ［４］。 ＱｕａｒｔｕｓⅡ５．０ 是Ａｌｔｅｒａ 公 司 第 五 代 可 编 程 逻 辑 器 件的集成开发环境， 该软件可提供从设计输入、 设计编译、功能仿真、设计处理、时序仿真到器 件编程的全部功能。Ｑｕａｒｔｕｓ Ⅱ５．０ 提供有原理图 输入法和硬件语言输入法两种设计方法，该设计采 用ＶＨＤＬ语言输入法来实现Ｍ序列， 产生的序列Ｍ 为 ００００１１１１０ １０１１００１。 Ｍ序 列 的 状 态 转 换 图 如 图３所示。其编程程序流程如图４所示。
图１ Ｎ级线性反馈移位寄存器工作原理图
图 １ 中 的 Ｎ阶 线 性 移 位 寄 存 器 可 以 由 Ｎ次 多 项
式， 并利用级联多项式来表征。
ｆ （ｘ） ＝Ｃ０＋Ｃ１Ｘ＋Ｃ２Ｘ２＋…＋ＣｎＸｎ
Ｃ０＝ＣＮ＝１
上式即为联接多项式的ｎ级线性反馈移位寄
存器所产生的序列， 其周期为ｐ≤２ｎ－ １， 如果Ｎ级
线性移位寄存器所产生的序列的周期Ｐ＝２ｎ－ １， 则
没有硬件电路的限制。
参考文献
［１］ 肖 国 镇 ， 梁 传 甲 ， 王 育 明．伪 随 机 序 列 及 其 应 用［Ｍ］．北 京：国防工业出版社， １９９５．
［２］ 樊 昌 信 ， 张 甫 翊 ， 徐 炳 祥 ， 吴 成 柯，等．通 信 原 理［Ｍ］．北 京： 国防工业出版社， ２００１．
［３］ 曾一凡， 李晖． 扩频通信原理［Ｍ］．北京 ： 机 械 工 业 出 版 社， ２００５．
第９卷 第９期 ２００７年９月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．９ Ｎｏ．９ Ｓｅｐ． ２００７
基于ＦＰＧＡ的Ｍ序列的设计与实现
冀勇钢， 马福昌 （大连交通大学 电气信息学院， 辽宁 大连 １１６０２８ ）
摘 要： 扩频序列的设计与实现是ＣＤＭＡ通信中的核心， 具有重要的理论价值和广阔的应用 前景。文中对伪序列的特性及对ｍ序列发生器进行了分析， 并在此基础上给出了Ｍ序列发生 器的设计结构， 同时给出了用ＶＨＤＬ实现Ｍ序列的程序流程和仿真波形。 关键词： Ｍ序列； 移位积存器； ＶＨＤＬ； ＦＰＧＡ
１ 伪随机序列的特性
在扩频通信系统中， 抗干扰、抗噪声、抗截 获、信息数据隐蔽和保密、抗衰落、多址通信、
收稿日期： ２００７－ ０３－ ２２
实现同步与捕获等都与扩频码的设计密切相关。 一般情况下， 能满足这些要求的扩频函数， 应具 有下列特点： ［１］
◇ 信号必须具有尖锐的自相关函数， 且互相 关函数应接近于零。
［４］ 潘松， 黄继业． ＥＤＡ技 术 实 用 教 程［Ｍ］．北 京 ： 科 学 技 术 出版社， ２００６．
（上接第６３页）
每 个 数 据 变 量 必 须 设 置 为ｃｈａｒ型 （８位）， 否 则 将 会在传输中出现错误。
５ 结束语
本 文 阐 述 了 一 种 基 于ＱＤＭＡ传 输 机 制 的ＤＳＰ 与ＦＰＧＡ的 接 口 设 计 方 案 ， 并 对 该 接 口 设 计 方 案 中的几个常见问题进行了具体说明。实践证明， 这种接口设计在ＤＳＰ与ＦＰＧＡ的数据传输过程中可 以提供高速、有效、稳定且良好的性能， 因而可 以作为高速数据传输系统中的一种接口设计参 考。