数字电路第6章习题参考答案
2020年智慧树知道网课《数字电子技术(广东工业大学)》课后章节测试满分答案
绪论单元测试1【判断题】(100分)世界上第一块集成电路芯片诞生于1947年。
（）A.对B.错第一章测试1【判断题】(10分)4位二进制数的最大数是1111B（）A.对B.错2【判断题】(10分)4位八进制数的最大数是8888O（）A.对B.错3【判断题】(10分)4位十六进制数的最大数是FFFFH（）A.错B.对4【判断题】(10分)与4位二进制数的最大值等值的十进制数是15（）A.对B.错5【判断题】(10分)与4位八进制数的最大值等值的十进制数是4038（）A.错B.对6【判断题】(10分)与4位十六进制数的最大值等值的十进制数为65535（）A.对B.错7【判断题】(10分)二进制数(1011.11)2的十进制数是11.3（）A.对B.错8【判断题】(10分)十进制数(26.335)10转换成二进制数是=(11010.011)2（）A.错B.对9【判断题】(10分)(000101010000)8421BCD是(150)10也是(96)16（）A.对B.错10【判断题】(10分)用BCD码表示十进制数(36)10=(00110111)8421BCD（）A.错B.对第二章测试1【判断题】(10分)两个变量的异或运算和同或运算之间是反逻辑的关系。
（）A.错B.对2【判断题】(10分)代入定理中对代入逻辑式的形式和复杂程度有限制。
（）A.对B.错3【判断题】(10分)将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。
（）A.错B.对4【判断题】(10分)将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。
（）A.对B.错5【判断题】(10分)去掉无关项才能得到更简单的逻辑函数化简结果。
（）A.对B.错6【判断题】(10分)逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。
（）A.错B.对7【判断题】(10分)在逻辑代数中交换律和普通代数的运算规则是相同的。
数字电子技术基础. 第四版. 课后习题答案详解
(1)Y=A+B
(2)YABCABC
解：BCABCCABC（A＋A＝）
(5)Y=0
(2)(1101101)2=(6D)16=(109)10
(4)(11.001)2=(3.2)16=(3.125)10
(2)(127)10=(1111111)2=(7F)16
(4) (25.7)10(11001.1011 0011)2(19.B3)16
1.12
将下列各函数式化为最大项之积的形式
(1)Y(ABC)(ABC)(ABC)
(3)YM0⋅M3⋅M4⋅M6⋅M7
(5)YM0⋅M3⋅M5
(2)Y(ABC)(ABC)(ABC)
(4)YM0⋅M4⋅M6⋅M9⋅M12⋅M13
1.13
用卡诺图化简法将下列函数化为最简与或形式：
(3)Y(AB)(AC)ACBC
(2)Y
ACD
解：(AB)(AC)ACBC[(AB)(AC)AC]⋅BC
(ABACBCAC)(BC)BC
(5)YADACBCDC
解：Y(AD)(AC)(BCD)CAC(AD)(BCD)
ACD(BCD)ABCD
(4)YABC
(6)Y0
1.11
将函数化简为最小项之和的形式
(3)Y=1
(4)YAB CDABDAC D
解：YAD(B CBC)AD(BCC)AD
(7)Y=A+CD
(6)YAC(C DA B)BC(BADCE)
解：YBC(B⋅ADCE)BC(BAD)⋅CEABCD(CE)ABCDE
（8）YA(BC)(ABC)(ABC)
解：YA(B⋅C)(ABC)(ABC)A(AB CB C)(ABC)
《数字通信电子教案》第六章数字信号的频带传输技术习题及答案
第六章数字信号的频带传输技术习题6-l已知二进制数字序列10011010，设：载频为码元速率的2倍(对于2FSK来说，f 2＝2 f 1，)；请画出以上情况的2ASK、2FSK和2PSK、2DPSK波形：解：载频为码元速率的2倍(对于2FSK来说，f2＝2 f1，)1010已知二进制数字序列10016-2 已知数字信息{a n }=1011010，设：(1)码元速率为1200Baud，载波频率为1200Hz；(2)码元速率为1200Baud，载波频率为1800Hz。
分别画出上述两种情况的2PSK、2DPSK及相对码{b n}的波形(假定起始参考码元为1)。
解：(1)码元速率为1200Baud，载波频率为1200Hz；则载频与码元速率相等。
178179解、(2)码元速率为1200Baud ，载波频率为1800Hz 。
载频与码元速率为1：1.56-3 设某2FSK 调制系统的码元传输速率为1000Baud ，已调信号的载频为1000Hz 和2000Hz ．(1)若发送数字信息为101011，试画出相应的2FSK 信号波形；(2)试讨论这时的2FSK 信号应选择怎样的解调器解调?(3)若发送数字信息是等概率的，试画出它的功率谱密度草图。
解：(1) 若发送数字信息为101011，试画出相应的2FSK 信号波形；180解 (2)试讨论这时的2FSK 信号应选择怎样的解调器解调?答 ：选择相干解调和非相干解调器解调均可。
解 (3)若发送数字信息是等概率的，试画出它的功率谱密度草图。
6-4 设传码率为200Baud ，若是采用八进制ASK 系统，求系统的带宽和信息速率？若是采用二进制ASK 系统，其带宽和信息速率又为多少?解 ：已知八进制ASK 系统传码率Baud R B 200=,系统的带宽:：Hz R B B B 200==, 信息速率： s bit R R B b /60032008log 2=⨯=⨯=二进制ASK 系统：系统的带宽:：Hz R B B B 200==，信息速率： s bit R R B b /20012002log 2=⨯=⨯=6-5 传码率为200Baud ，试比较8ASK 、8FSK 、8PSK 系统的带宽、信息速率及频带利用率。
数字电子技术基础第四版课后答案6
数字电子技术基础第四版课后答案6第六章脉冲波形的产生和整形[题6.1]用施密特触发器能否寄存1位二值数据，说明理由。
[解]不能，因为施密特触发器不具备记忆功能。
[题6.2]在图P6.2（a）所示的施密特触发器电路中，已知R110k，R230kG1和G2为CMOS反相器，VDD=15Ｖ。
（1）试计算电路的正向阈值电压ＶＴ＋、负向阈值电压ＶＴ－和回差电压△VT。
（2）若将图P6.2（b）给出的电压信号加到P6.2（a）电路的输入端，试画出输出电压的波形。
［解］R11015VT1VRTH1302V10V2(1)R11015VT1VRTH1302V5V2VTVTVT5V(2)见图A6.2。
［题6.3］图P6.3是用ＣMOS反相器接成的压控施密特触发器电路，试分析它的转换电平ＶT+、VT-以及回差电压△ＶT与控制电压ＶCO的关系。
,则根据叠加定理得到[解]设反相器G1输入端电压为IR2//R3R1//R3R1//R2VCO0R1R2//R3R3R1//R2R2R1//R3VTH时，IVT，因而得到（1）在I升高过程中00。
当升至IIIVTHVTR2//R3R1//R2VCOR1R2//R3R3R1//R2R1R1R1R1//R2R1R2//R3VTVTHVCOVTH1RVCORRRR//RR//R32331223 VTH时，IVT，于是可得（2）在I降低过程中0VDD。
当降至I VTHVTR2//R3R1//R3R1//R2VCOVDDR1R2//R3R3R1//R2R2R1//R3 R1//R3R1R2//R3R1//R2VVVCODDTHR3R1//R2R2R1//R3R2//R3VTR1R1R1VTH1RRRVCO323RRVTVTVT21VTH1VDDR2R2（3）（与VCO无关）根据以上分析可知，当Vco变小时，VT+和VT-均增大，但回差电压△VT不变。
[题6.4]在图P6.4施密特触发器电路中，若G1和G2为74LS系列与非门和反相器它们的阈值电压VTH=1.1V，R1=1KΩ，二极管的导通压降VD=0.7V，试计算电路的正向阈值电压VT+、负向阈值电压VT-和回差电压△VT。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电子技术基础_第四版_阎石_课后答案[1-6章]
![数字电子技术基础_第四版_阎石_课后答案[1-6章]](https://img.taocdn.com/s3/m/6d6addfe6294dd88d0d26bcb.png)
R L (min)
=
Vcc − VOL I LM − m′I IL
= 5 − 0.4 8 − 3× 0.4
≈ 0.68K
∴ 0.68K < RL < 5K
2.8 解：
当VI = VIH时，T必须满足截止条件：I B＝0
同时要满足 Vcc − 0.1 − VOL −VBE
R1
R2 + R3
≤ I LM
(1)Y=A+B
(3)Y=1
(2)Y = ABC + A + B +C 解：Y = BC + A + B +C =C + A + B +C =（1 A＋A＝1）
(5)Y=0
(4)Y = ABCD + ABD + ACD 解：Y = AD(BC + B + C ) = AD(B + C + C) = AD
(4)Y = ABCD+ ABCD+ ABCD+ ABC D+ ABCD + ABCD + ABCD + ABCD (5)Y = LM N + LMN + LMN + LMN + L M N + LMN
1.12 将下列各函数式化为最大项之积的形式 (1)Y = ( A + B + C )( A + B + C)( A + B + C )
=
− 10 5.1 + 20
× 5.1 =
−2V
∴T截止 vo ≈ 10V
当
v
i＝5V时，
I
＝
数字设计-原理与实践(第四版)课后习题答案
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
数电课后答案康华光
Vi <0.01V< VIL =1.5V,故亦属于逻辑 0.
3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式.
解:图解 3.1.7 所示电路中 L1= AB ,L2= BC ,L3= D ,L4 实现与功能,即 L4=L1 • L2 • L3,而 L= L 4�E ,所以输出逻辑表达式为 L= AB �BC �D �E 3.1.9 图题 3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接到数据传输总 线，D1，D2，……Dn 为数据输入端，CS1，CS2……CSn 为片选信号输入端.试问: (1) CS 信号如何进行控制,以便数据 D1,D2, ……Dn 通过该总线进行正常传输; (2)CS 信号能 否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果 所有 CS 信号均无效,总线处在什么状态?
DPA =
性能最好. 3.1.5 为什么说 74HC 系列 CMOS 与非门在+5V 电源工作时,输入端在以下四种接法下都属 于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输入端接同类与非门的输 出低电压 0.1V; (4)输入端接 10kΩ的电阻到地. 解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为:
VNHB =1V VNLB =0.4V VNHC =1V VNLC =0.6V
电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门 C 3.1.3 根据表题 3.1.3 所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种 逻辑门性能最好 表题 3.1.3 逻辑门电路的技术参数表
tpLH / ns
逻辑门 A 1
tpHL / ns
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
1 1 1
0
0 1 1
0
0 0 0
Q1 n Q2 n Q3 n Q4
1
1
1 1
1
1 1
0
1 1
1
0 1
0
0
0
0
1111
0000
1001 0001
0010
1010 0011
1000
1011 1100 0100 1101 1110 0111 0110 0101
（3）画出工作波形图（设电路初始状态为0000）。
Q3n1 Q3n Q2 n Q1n
Q2n1 Q3n Q2n Q1nQ2n
6.8 某同步时序电路状态迁移图如下图所示。 （1）列出状态迁移表 ； （2）用JK触发器实现，确定每级触发器的状态方程和激励函数， 输出方程; （3）画出逻辑图。
Q1Q0
0/0
00 1/1 1/0
00 1/0 00
0
0
0
0
0
0
CP1 CP Q2 n 1 Q1n Q2 n Q1n Q3n Q2 n CP 2 CP
Q3
n
000
111
001
110
010
101
011
100
CP3 Q2
异步自启动模七递增计数器
J 1 Q2 Q4
n
n
Q4n Q3n Q2n Q1n Q4n+1 Q3n+! Q2n+1 Q1n+1 CP4 CP3 CP2 CP1
输
异 步 清 0
入
R0(1) R0(2) S9(1) S9(2) CP1 CP2 1 1 × × 1 1 × 0 0 × 1 × × 0 1 × × × ↓ 0 ↓ QD × × × 0 ↓ QA ↓
1 n 1 n 1 n 1 8421BCD Qn D Q C Q B Q A 高低位顺序
输
出
0
0 0
n n
0
0 0 0 1 1 1 1 0
0
0 1 1 0 0 1 1 0
0
1 0 1 0 1 0 1 0
0
0 0 0 0 0 0 1 1
0
0 0 1 1 1 1 0 0
0
1 1 0 0 1 1 0 0
1
0 1 0 1 0 1 0 1
K1 1 J 2 Q1n K 2 Q Q2 Q4
QA的卡诺 图： Q Q
C B
QB的卡诺图：
QA
QCQB 00 01 11 10 QA 00 01 11 10
QC的卡诺 图： Q Q
C B
QA 00 01 11 10
0 1
0 0 X 0 1 0 X 0
0 1
1 1 X 1 0 0 X 0
0 1
0 0 X 1 0 1 X 0
0 1
1 0 X 0 0 0 X 1
n
1 1 1 1
Q2 n 1 Q1n Q2 n Q1n Q3n Q2 n Q3n 1 Q1n Q2 n Q3n Q2 nQ3n
000 111
001 110
010 101
011 100
同步自启动模七递增计数器
Q1 Q3n Q2 n Q1n Q3n1 Q2 n1
n 1
CP3
0001 0010 0011 0100
Q4n Q3n （3） Q2n+1 Q2 n Q1 n
00 01 11 00 01 11 10
状态迁移关系 0000
0
0
X 0
1
0 1
1
0 1
X X
X X X X
状态真值表
Q4 n 0 0 0 0 0 0 0 0 1 Q3 n 0 0 0 0 1 1 1 1 0
C B
QA的卡诺 图： Q Q
C B
QB的卡诺图：
QA
QCQB 00 01 11 10 QA 00 01 11 10
QA 00 01 11 10
0
1
0 0 X 0
1 0 X 0
0
1
1 1 X 1
0 0 X 0
0
1
0 0 X 1
0 1 X 0
0
1
1 0 X 0
0 0 X 1
C的卡诺图：
QCQB QA 00 01 11 10
6.1 某计数器的输出波形如题图所示，试确定该计数器是模几 计数器，并画出状态迁移图。
CP QA QB
QC010 000来自100001110
101
010
000 100 001
100
001
模六计数器 QAQBQC： 010 000 101 110
6.2 一个计数器由4个主从JK触发器组成，已知各触发器的激 励议程和时钟议程为：F1:(LSB) CP1=CP,J1=Q4,K1=1（书上有错） F2: CP2=Q1,J2=K2=1 F3: CP3=Q2,J3=K3=1 F4:(MSB) CP4=CP,J4=Q1Q2Q3,K4=1 要求：（1）画出该计数器逻辑电路图； （2）该计数器是模几计数器； （3）画出工作波形图（设电路初始状态为0000）。 （1）画出该计数器逻辑电路图；
Q1n1 Q4 n Q1n
检验自启动能力，具有自启动能力
Q4n Q3n （1）Q4n+1 Q2 n Q1 n
00
01 11 10
Q4n Q3n（2） Q3n+1 Q2 n Q1 n
00
01 11 10
0 0 0 0
0 0 1 0
X 0 X X X X X X
0 0 1 0
1 1 0 1
X 0 X X X X X X
Q1n1 (Q2n Q3n )Q1n
X X
X X
X X
检验自启动能力，具有自启动能力
（1）Q3n+1 Q3n Q2n Q1 n 00 01 11 10
0 1 1 0 0 0 X X 0 X
X X X （2） Q2n+1 Q3n Q2n Q1 n 00 01 11 10
0 1 0 0 0 1 X X 1 X
0 0 1
0 0 0
0 0 0
0 (清零) QD QC QB QA 0 (清零) 5421BCD 1 (置 9)
高低位顺序 QA QD QC QB
0 R0(1) R 0(2)=1 × 0 0 × 0 R9(1) × R× 0 9(2) =1 0 × 0 ×
0/0
（2）作出相应卡诺图，求出各级激励函数，输 出方程;
n+1 Q3n Q2n Q1 Q1 n 00 01 11 10
（1）列出状态迁移表
X 0 0 0 0 1 1 1 Q1 n 0 0 1 1 0 0 1 Q0 n 0 1 0 1 0 1 0
0/0
Q0n+1 0 1 0 Z 0 0 0 Q1
n
0
Q3n+1 0 0 0 1 1 1 1 0 0
00
Q1n+!
n+1 Q4n Q3n （4） Q1
Q2 n1 Q1n Q2 n Q1nQ2 n
Q2 n Q1 n
00
01 11 10
1 0 0 1
1 0 0 1
X 0 X X X X X X
J 4 Q3n Q2 n Q1n K 4 1 J 3 Q2 n Q1n K3 Q2 n Q1n J 2 K 2 Q1n J1 Q4 n K1 1
1
0 0 1 1 0 0
0
0 1 1 1 0 0
1
0 0 0 1 0 0
0
0 0 1 0 0 0
Q Q2 Q Q2 Q4 Q2 Q3 Q4
n n
Q3n 1 Q1n Q3n
n 1
CP 2 CP CP3 Q2 CP 4 Q2
异步自启动模11递增计数器
6.6
用JK触发器设计同步九进制递增计数器.
CP2
CP1
0
0
0
0
0
1
0
0
1 1 0 0
1
0 1 0 1
0
0 1 1 1
1
1 0 0 1
0
1 0 1 0
J 1 Q2 Q3
n
n
0 0 1 1
K1 1 J2 Q
n 1
K 2 Q1n Q3n J3 1 K3 1 Q1n 1 Q2 n Q3n Q1n
Q3
n 1
1
1
1
1
0
1
1
0 X
X X
0 X
Q1n 1 xQ0 n Q1n xQ1n J1 xQ0 n K1 x Q0 n 1 Q0 n xQ0 n J 0 xQ1n K 0 x z xQ1n Q0 n
1 0
Q1n+1 0 0 1
Q3
nQ n
2
Q0n+1
0 0 X X 0 X
Q3n
0 0
Q2 n
0 0
Q1n
0 1
Q3n1 Q2 n` Q1n1
0 0
0 1
1 0
0
0
1
1 0 0 1 1
0
1 0 1 0 1
0
1 1 1 0 0
1
0 0 1 0 0
1
0 1 0 0 0
J 1 Q2 nQ3n Q1n 1 Q2 nQ3n Q1n K1 1 J 2 Q1n K 2 Q1n Q3n J 3 Q1nQ2 n K 3 Q2
n 1
0
n