数字逻辑部分习题解答
数字逻辑-习题以及习题答案
AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。
数字逻辑电路习题与答案
1、在数字系统中，下列哪种不是数的小数点表示法？A.定点整数表示法B.记阶表示法C.浮点表示法D.定点小数表示法正确答案：B2、下列哪种代码是自补码？A.格雷码B.步进码C.8421码D.2421码正确答案：D3、下列哪种不是可靠性编码？A.8421海明码B.余三码C.格雷码D.奇偶校验码正确答案：B4、下列哪个不是逻辑代数的基本运算？A.与B.与非C.或D.非5、下列逻辑函数的表示方法中哪种不是唯一的？A.卡诺图B.最小项标准式C.逻辑表达式D.真值表正确答案：C6、下列哪个不是逻辑门的符号标准？A.长方形符号B.数字符号C.等效符号D.变形符号正确答案：B7、下列哪个叙述是正确的？A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象B.产生错误输出的竞争是非临界竞争C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象正确答案：B8、下列哪个叙述是正确的？A.险象分为静态险象和动态险象B.险象分为功能险象和静态险象C.险象分为功能险象和逻辑险象D.险象不一定是竞争的结果正确答案：A9、下列叙述哪个是正确的？A.RC延迟电路不能用于消除险象B.RC延迟电路在实际运行的数字电路中起到了很重要的作用C.RC延迟电路在电路中很少存在D.RC延迟电路在电路的使用中不会起到好的作用正确答案：B10、在广义上，组合电路可以看作是下列哪个器件？A.译码器B.选择器C.分配器D.编码器正确答案：A11、下列逻辑电路中为时序逻辑电路的是（）。
A.译码器B.寄存器C.数据选择器D.加法器正确答案：B12、对于D触发器，欲使=，应使输入D=（）。
A.0B.QC.D.1正确答案：B13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。
A.状态反转B.保持原态C.置0D.置1正确答案：A14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。
数字逻辑第四版课后练习题含答案
数字逻辑第四版课后练习题含答案1. 第一章1.1 课后习题1. 将十进制数22转换为二进制数。
答：22 = 101102. 将二进制数1101.11转换为十进制数。
答：1101.11 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 1 x 2^(-1) + 1 x 2^(-2) = 13.753. 将二进制数1101.01101转换为十进制数。
答：1101.01101 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 0 x 2^(-1)+ 1 x 2^(-2) + 1 x 2^(-4) + 0 x 2^(-5) + 1 x 2^(-6) = 13.406251.2 实验习题1. 合成与门电路设计一个合成与门电路，使得它的输入A,B和C，只有当A=B=C=1时输出为1，其他情况输出为0。
答：下面是一个合成与门电路的示意图。
合成与门电路示意图其中，S1和S2是两个开关，当它们都被打开时，电路才会输出1。
2. 第二章2.1 课后习题1. 将十进制数168转换为八进制数和二进制数。
答：168 = 2 x 8^3 + 1 x 8^2 + 0 x 8^1 + 0 x 8^0 = 250(八进制)。
168 = 10101000(二进制)。
2. 将八进制数237转换为十进制数和二进制数。
答：237 = 2 x 8^2 + 3 x 8^1 + 7 x 8^0 = 159(十进制)。
237 = 010111111(二进制)。
2.2 实验习题1. 全加器电路设计一个全加器电路，它有三个输入A,B和C_in，两个输出S和C_out。
答：下面是一个全加器电路的示意图。
C_in|/ \\/ \\/ \\/ \\/ \\A|________ \\| | AND Gate______| |B|__| XOR |_| S\\\\ /\\ /\\ /\\ /| | OR Gate| ||_| C_out其中，AND Gate表示与门，XOR Gate表示异或门，OR Gate表示或门。
数字逻辑 课后习题答案
4. 最简电路是否一定最佳？为什么？
解答
一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据 实际情况进行相应调整。
2. 数字逻辑电路具有哪些主要特点？
解答
数字逻辑电路具有如下主要特点：
● 电路的基本工作信号是二值信号。 ● 电路中的半导体器件一般都工作在开、关状态。 ● 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低
廉、使用方便、通用性好。 ● 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑部分习题解答
11
（2）当a=1、b=1时能得到最简 与-或式：
10 1 1 1 a
F C D B C AC
3.14 已知输入信号A和B的波形如图3.69(a)所示，试画出 图3.69(b)、(c)中两个触发器Q端的输出波形，设触发器 初态为0 。
CP
CP
CI Q
A
A =1 D Q B
B
D
CP
CI Q
QD
00 1 1 1 1
01 1 1 0 0
F A C BC AB 或 F A B BC AC
11 1 1 1 1
10 0 0 1 1
（2） F( A, B,C, D) BC D D(B C)(AD B) BC D BC D
CD AB 00 01 11 10
00 0 1 1 0
00 1 0 0 1
G CD AB 00 01 11 10
00 0 1 1 0
01 1 0 0 1
01 0 1 1 0
11 1 0 0 1
11 0 1 1 0
10 1 0 0 1
10 0 1 1 0
F G
（2） F ( A, B,C, D) ( AB AB)C ( AB AB)C
G( A, B,C, D) AB BC AC ( A B C) ABC
AB CD F
1000 1 1001 1 1010 d 1011 d 1100 d 1101 d 1110 d 1111 d
可得F的表达式：
4.9 设计一个检测电路，检测4位二进制码中1的个数是否 为偶数。若为偶数个1，则输出F为1，否则F为0 。
真值表
AB CD F AB CD F
0000 1 1000 0 A
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.7 将下列十进制数转换成二进制数、八进制数和十六进制数 （二进制数精确到小数点后4位）
（3）（33.33）10=（100001.0101）2=（41.24）8=（21.5）16
1.11 将下列余三码转换成十进制数
（2）（01000101.1001）余3=（12.6）10
2.6 用代数法求下列逻辑函数的最简与-或式。 （1） F AB A BC BC
Z & y2 Q K CP J 1 & Q K CP J CP X y1
（1）驱动方程：
J 1 x , K1 x ;
Q1n1 x ;
n1 Q2 ( y2 y1 ) x
J 2 y1 x , K 2 x ;
（2）次态方程、输出方程：
Z y2 y1 x
（3）状态转换表：
G ( A, B , C , D ) BD CD A C D ABD
F CD 00 AB 00 01 11 10 01 11 10 G CD 00 AB 00 01 11 10 01 11 10
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
1 1 1 1
1.5 把下列不同进制数写成按位权展开形式： （2） (10110 .0101 )2 1 2 0 2 1 2 1 2 0 2
4 3 2 1 0
0 2 1 1 2 2 0 2 3 1 2 4
1.6 将下列二进制数转换成十进制数、八进制数和十六进制数 （3）（10111.01）2=（23.25）10=（27.2）8=（17.4）16
B
C
D
E
F
4、作出最简状态表
把{A, B, D}, {C, F} , {E , G} 用新符号S0、S1、S2代替：
/输出 初态 次态 次态 输出 初态 X=0 /X=1 X=0 X=1 SS S0S S1 /0 0/1 S /0 1/0 0 S0 0 S1/0 S0/1 S1 SS S S1 2/0 1/0 S 3/0 1/0 SS S2S S2 /1 0/0 S /0 0/1 2 0 S0 S1/0 S0/1 S1 S1/0 S3/0 S3 S1/1 S2/0
CD AB 00 01 11 10 00 01 11 10
1 1 1 0
1 1 1 0
1 0 1 1
1 0 1 1
F A C BC AB 或 F A B BC AC
（2） F ( A, B, C , D) BC D D( B C )( AD B)
BC D BC D
B CF C D AB CF AF E ×
CE
×
BF AF CG FG
CG × × AC CE × AB ×
F BC AC G × A
EF
×
EG ×
×
1、作出隐含表 等效对：(A, B), (A, D), (B, D), (C, F), (E, G) 2、找出等效对 3、求出最大等效类 1）顺序比较 {A, B, D}, {C, F} , {E,G} 2）关联比较
初态 y2 y1 00 01 11 10
次态/输出 X=0 X=1 11/0 01/0 00/0 00/1 10/0 00/1 10/1 11/0
1、确定触发器的个数 2、编码
n=4，则 m=2，即两个触发器。 由原则①，A和B应该相邻； 由原则②，A和B、 B和C、 C和D应该相邻； 由原则③，A和B应该相邻。
(1) F1 AB AC C D (2) F2 AB ACD BC
不存在竞争变量。 存在竞争条件的变量是A， 但不存在险象
(3) F3 ( A B)( A C )
存在竞争条件的变量是A，当B=1，C=0时产生险象。 消除方法：
F3 ( A B)( A C )(B C )
K RD Q 1 CP
CP A Q1 Q2
4.1 分析图4.27所示组合逻辑电路，说明电路功能，并画 出其简化逻辑电路图。
A A B C
& & & ≥1
&
F
B C
F A ABC B ABC C ABC ( A B C ) ABC A B C ABC A B C ABC
5.11 按相邻编码原则对表5.44进行状态编码。
初态 A B C D 次态/输出 综合可知， A和B、 B和 C 、 C 和D X=0 X=1 应相邻，可用卡诺图作为工具。 B/0 A/0 C/0 D/1 B/1 B/0 C/0 A/0
假定A为初始状态“0”： y1 0 1 0 A D 1 B C y2
真值表
AB 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 CD 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
F
1 0 0 1 0 1 1 0
AB 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1
CD 0 0 0Biblioteka 1 1 0 1 1 0 0 0 1 1 0 1 1
01 11 10
1
1
1
F C D B C AC D
（2）当a=1、b=1时能得到最简 与-或式：
1 1 1 a
F C D B C AC
3.14 已知输入信号A和B的波形如图3.69(a)所示，试画出 图3.69(b)、(c)中两个触发器Q端的输出波形，设触发器 初态为0 。
现态 次态y2n+1 y1n+1/Z y2 y1 X=0 X=1 0 0 00/0 01/0 0 1 00/0 11/1 1 0 00/0 11/1 1 1 00/0 11/1
（4）状态转换图：
0/0 00 0/0 10 1/0 0/0 0/0 1/1 01 1/1 11 1/1
功能：111序列检测器
F
0 1 1 0 1 0 0 1
A B C D
=1
=1
=1
F
F A B C D A BCD ABC D ABC D AB C D A BC D ABC D ABCD A B C D
4.12 下列函数描述的电路是否可能发生竞争？竞争结果是 否会产生险象？在什么情况下产生险象？若产生险象， 试用增加冗余项的方法消除。
AB AC BC AB AC
（4） F BC D D( B C )( AC B )
BC D BC ( AC B ) BC D AC B D AC B B D AC
2.8 用卡诺图法求下列逻辑函数的最简与-或式。 （1） F ( A, B, C , D) A B A CD AC BC
0 0 0 0
F G
（2） F ( A, B, C , D) ( AB AB)C ( AB AB)C
G ( A, B, C , D) AB BC AC ( A B C ) ABC
F A B AB C ; G AB C ABC A BC ABC
1/0
A 0/0 0/1
B
0/0
解答： 状态为：AABCBBCB 输出响应序列为： 00001001
1/0
C
1/0
5.2 作出与下表所示状态表对应的状态图。
现态 y2y1 A B C D 次态y2（n＋1) y1（n＋1） /输出Z
x2x1=00
B/0 B/0 C/0 A/0
x2x1 =01
B/0 C/1 B/0 A/1
5.7 作出“0101”序列检测器的Mealy型状态图和Moore 型状态图。典型输入/输出序列如下。 输入x 1 1 0 1 0 1 0 1 0 0 1 1 输出Z 0 0 0 0 0 1 0 1 0 0 0 0
Mealy型电路：
0/0 1/0 S0 0/0 S1 1/0 1/0 S2 1/0 0/0 0/0 S3 1/1 0/0 S4
F
0 0 0 0 0 1 1 1
AB 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1
CD 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
F
1 1 d d d d d d
可得F的表达式：
4.9 设计一个检测电路，检测4位二进制码中1的个数是否 为偶数。若为偶数个1，则输出F为1，否则F为0 。
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C F 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 1
电路功能：判一致电路
4.2
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C F 0 1 1 0 0 0 1 1 0 0 1 1 0 1 1 0
1)由真值表可见，当ABC取值为000、 011、101、110时，F的值为1。 2）用异或门实现电路，如图：
4.8 设计一个“四舍五入”电路。该电路输入 1位十进制数的8421码，当其值大于或等于5 时，输出F的值为1，否则F的值为0。 • 根据题意，列真值表：
AB 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 CD 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
5.1 简述时序逻辑电路与组合逻辑电路的区别。 解答：时序逻辑电路在任何时刻产生的稳定输出信号不仅与 该时刻电路的输入信号有关，而且与电路过去的输入信号有 关；而组合逻辑电路仅仅与该时刻电路的输入信号有关。 5.3 已知状态图如图5.47所示，输入序列为x＝11010010， 设初始状态为A，求状态和输出响应序列。