集成触发器
实验07集成触发器(1)
SD RD Q /Q
00 01 10 11
功能测试 ？
MC14027 CD4027
16 15 14 13 12 11 10 9
VDD 2Q 2Q 2CP 2RD 2K 2J 2SD CC4027 双上升沿J-K触发器
1Q 1Q 1CP 1RD 1K 1J 1SD VSS
3
时序电路〔计数器〕的波形测量方法
1 2 3 45 6 7 8 9
CP
0 1 0 10 1 01 1Q
问题： 0 0 1 1 0 0 1 1 2Q
1. 观测3个以上的波形，应该如何操作？ 两两比较… … 与谁比较？
2. CP CH1，1Q CH2。触发信源选谁？ 应选择频率低的，即CH2
3. 触发斜率应选上升沿还是下降沿？ 加计数器－上升沿；减计数器－下降沿
9
+5V 本卷须知
14 13 12 11 10 9 8 VDD 4B 4A 4Y 3Y 3B 3A
CC4011 四2输入与非门 1A 1B 1Y 2Y 2A 2B VSS 1234567
14 13 12 11 10 9 8 VDD 3C 3B 3A 3Y 1Y 1C
CC4023 三3输入与非门 1A 1B 2A 2B 2C 2Y VSS 1234567
14 13 12 11 10 9 8 VDD 3C 3B 3A 3Y 1Y 1C
CC4023 三3输入与非门 1A 1B 2A 2B 2C 2Y VSS 1234567
MC14023 CD4023
11
验收要求
坐标纸上画出CP,Q0，Q1，Z的加法和减 法时的波形图
在CP利用信号源的同步输出端输入1hz 的脉冲信号，利用Q0，Q1，Z分别连接 三个发光二极管控制发光二极管的亮灭 。
实验五集成触发器
Qn=1 说明
且每次测试时都要将
0→1
触发器异步清零或置1。
0 0 1→0
按照右表测试并记录结果。
（c）将J、K触发器
0
接成 T’触发器。
CP接1kHz连续脉冲；
1
通过示波器双踪观察
CP和Q的波形，
1
画图并分析结果。
0→1
1 1→0
0 0→1
1→0
1
0→1
1→0
实验五 触发器
4. 实验内容及要求
（2）测试双D触发器74LS74的逻辑功能。
Q
Q
1J C1 1K J CP K SD
74LSll2双JK触发器引脚排列及逻辑符号
实验五 触发器
实验五 触发器
（3）D触发器
可用作数字信号的寄存、移位寄存、分频和波形发生等。
Q n+1 = D
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q
74LS74
Q
Q
C1 1D
（5）单脉冲发生器实验 （选做） 用74LS74双D型触发器，设计一个单发脉冲发生器的实验线路。要
求将频率为１Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP 脉冲输入。只要手控脉冲送出一个脉冲，该脉冲与手控触发脉冲的时 间长短无关。
实验五 触发器
试问：能实现单发脉冲输出的原理是什么?画出电路的输出时序波形图. 下图是用双JK触发器组成的单发脉冲发生器，以供设计时参考。
实验五 触发器
3. 实验原理 （1）基本RS触发器
Q & R
Q &
S
实验五 触发器
（2）JK触发器
常用作缓冲存储器、移位寄存器和计数器。 Qn+1 = JQn + KQn
优秀的国产集成触发器KC04
国产集成触发器KC04的原理与应用国产集成触发器KC04是KC系列触发器中的一个典型代表，适用单相、三相供电装置中作晶闸管双路脉冲移相触发，其两路相位间隔180º的移相脉冲可方便的构成半控、全控桥式触发线路。
该集成电路具有负载能力大、移相性能好、正负半周脉冲相位值均衡性好、移相范围宽、对同步电压要求不严、有脉冲列调制输入及脉冲封锁控制等优点，在实际线路中有着十分广泛的应用。
一、工作原理KC04的内电路见图1，与分立器件的锯齿波移相电路相似，由同步、锯齿波形产生、移相控制、脉冲形成、功率放大等部分组成。
图中VT1～VT3等组成同步检测电路，VT5与外接电容C2构成自举式（密勒）积分器为锯齿波产生电路。
同步正弦电压U T由⑧脚引入，在U T的正负半周内VT 1和VT 2、VT 3交替导通，使VT 1、VT 3的集电极在对应的半周内输出低电位使VT 4截止，电源经电阻R 6、R 14为外接电容C 2充电，形成线性增大的锯齿波电压。
在U T 电压的过零点绝对值小于0.7V 范围内，VT 1～VT 3均截止导至VT 4饱和，C 2迅速放电，使每半周期的锯齿波电压起点一致。
VT 6及外接元件组成脉冲移相环节，⑨脚输入的移相控制电压U K 、偏移电压U P 和C 2上的锯齿波电压并联迭加，当VT 6的基极电压达到0.7时，VT 6导通其集电极输出低电平，经○11、○12脚外接电容C 1微分耦合到VT 7的基极使其由饱和转为截止，一个电源周期内，在VT 7的集电极得到间隔180º的两组由R 12、C 1时间常数决定其宽度的高电平脉冲，经VT 8、VT 12分别封锁其正负半周，由两组功率放大级VT 9～VT 11和VT 13～VT 15分别放大后从①、○15输出。
○13、○14脚为脉冲列调制和脉冲封锁控制端用于三相控制。
KC04的主要技术参数如下：⏹电源电压 ±15V （±5%） ⏹电源电流 正电流≤15mA 负电流≤8mA ⏹同步电压 任意值（一般交流30V ） ⏹同步输入端允许最大同步电流 6mA ⏹移相范围 ≥170º（同步30V ，输入电阻15K Ω） ⏹锯齿波幅度 ≥10V ⏹输出脉宽度 400μs ～2 ms ⏹输出脉冲幅度 ≥13V ⏹最大输出能力 100mA(输出脉冲电流) ⏹输出管反压 ≥18V （Ie=100μA ） ⏹正负半周脉冲相位不均衡度 ≤±3º ⏹使用环境温度 -10～＋70℃ ⏹ 封装方式 16脚陶瓷双列直插式二、KC04的典型应用KC04触发器特别适合单相电路，用于三相电路时需用三片进行组合，电路相对复杂不如其它专用的三相集成触发器方便。
第4章 集触发器学习指导
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
知识模块二十二常用集成触发器
二、集成JK触发器
▪ 1．同步JK触发器 （1）电路组成
同步JK触发器的电路组成如图22—8所示。
图22—8 同步JK触发器
（a）逻辑电路
（b）逻辑符号
（3）状态表
同步JK触发器的状态表如表22—5所示。 表22—5状态表
从表22—5中可知：
①当J=0，K=1时Q，n1 JQn KQn ，置“0”。
端连在一起，即采用了同步控制。设所有触发器的初始状态都处于0状态（Q=0， =1）。在控制时钟的连续作用下，被存储的二进制数（0101B）一位接一位地从 左向右移动。根据D触发器的特点，当时钟脉冲沿到来时，输出端的状态与输入 端状态相同，Qn+1=D。所以在时钟端每来一个CP脉冲都会引起所有触发器状态 向右移动一位，若来4个时钟脉冲，移位寄存器就存储了4位二进制信息 Q0Q1Q2Q3=0101。
▪ ②S端输入均为低电平时，输出状态不定, 即R=S=0，Q= =1，违反了互补关系。 当RS从00变为11时，则Q（）=1（0），Q（[]）=0（1），状态不能确定，如 图22—3所示。
▪ ③与非门构成的基本RS触发器的功能，可简化为如表22—2所示。
表22—2基本RS触发器功能表
▪ 2．同步RS触发器
功能表如表22—7所示。其中CP为时钟输入端，D为数据输入端，Q、 为互Q 补输
出端， 为直RD接复位端，低电平有效， 为S直D接置位端，低电平有效， 和RD
S
用来设置初始状态。
D
图22—14双上升沿D触发器(74LS74)
(a)实物
(b)引脚图
(C)外引线图
表22—7双上升沿D触发器74LS74功能表 符号说明：Ф表示无效状态。
TTL集成主从RS触发器74LS71的引脚分布和逻辑符号如图22—7所示，功 能表如表22—4所示。触发器分别有3个S端和3个R端，均为与逻辑关系，即 1R=R1•R2•R3, 1S=S1•S2•S3。使用中如有多余的输入端，要将它们接至高电 平。触发器带有清零端(置0)RD和预置端(置1)SD,它们的有效电平为低电平。
实验5集成触发器功能测试及应用
实验5 集成触发器功能测试及应用一. 实验目的掌握基本触发器的电路组成及其功能；掌握基本RS、JK、D触发器的逻辑功能；掌握集成触发器的逻辑功能及使用方法。
二三触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路最基本的逻辑单元。
RS锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。
它的输入信号直接作用在触发器，无需触发信号。
可以由两个与非门交叉耦合而成。
在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为Q n+1=D，其输出状态的更新发生在CP脉冲边沿，属于边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D 触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。
在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
J-K触发器使用时要查清引线排列，其特征方程为。
四. 实验内容与步骤1.基本RS触发器建立与测试(1)在实验箱上选取一个14P插座，按定位标记插好74LS00集成块，根据右图连接实验线路。
(2)将实验箱上＋5V直流电源接74LS00的14脚，地接7脚。
将、接电平开关输出口，输出Q接发光二级管。
(3)按下表在输入端输入相应电平，观察并记录输出逻辑电平显示情况（发光管亮，表示输出高电平“1”，发光管不亮，表示输出低电平“0”）。
2.验证D触发器功能1)在实验箱上选取一个14P插座，按定位标记插好74LS74集成块，将实验箱上＋5V直流电源接74LS74的14脚，地接7脚。
将双D 触发器74LS74中的一个触发器的，和D 输入端分别接逻辑开关输出口，CP 端接单次脉冲，输出端和分别接发光二极管。
2)根据输出端状态，填表2。
几种常用的集成触发器
逻 辑 符 号
1S
&
1R
Q
本页完 继续
几种常用的集成触发器
二、集成JK成触发器(74HC76)
74HC76触发器功能表 清零 输 入 输 出 维持
SD 0 1 1 1 1 1 RD 1 0 1 1 1 1 CP J 0 1 0 1 K 0 0 1 1 Q 1 0 Qn 1 0 Qn
1Q
JK触发器1 1Q 2Q JK触发器2 2Q 本页完 继续
Qn
74HC76 触发器内有两个 JK触发器，电源和地是共用 的，其它则分开单独使用。
逻 辑 符 号
几种常用的集成触发器
三、集成D成触发器(74HC74)
预置1 74HC74触发器功能表 清零
1RD 1 2 14
VCC
2RD
输
SD 0 1 1 1 1 RD 1 0 1 1 1 0
74HC76逻辑功能概括： 1. 具有预置、清零功能，预置端 加低电平，消零端加高电平时，触发 器置1，反之触发器置0。预置和清零 与 CP 无关 ，这种方式称为直接预置 HC76逻辑功能概括 和直接清零。 2.正常工作时，预置端和清零端 置高电平，CP端输入时钟脉冲。
1SD 1J 1CP 1K 1RD 2SD 2J 2CP 2K 2RD
输
Q 1 0 Qn 1 0 不
出 维持
Q
S1 S2 S3 R1 R2 R3
SD & 1CP 1S Q
置1 0 0 置
& RD SD S1 S2 S3 1CP R1 R2 R3 RD
74LS71 功能表 Q 1R
1 Qn 0 1 定
集成触发器
集成触发器
实验目的:
1、掌握基本RS、JK、D等常用触发器的逻辑功能及其测试方法；
2、研究时钟脉冲的触发作用；
3、了解触发器间的相互转换。
实验内容
1.基本RS触发器逻辑功能测试
与非门（74LS00）按图连接成基本RS触发器，置位端S和复位端R接0/1开关，输出端Q和Q接指示灯。
改变输入端R、S的状态（使用单刀双掷开关），测试并将测试结果填入下表中。
与RS触发器真值表比较。
表1 基本RS触发器真值表
2.JK触发器逻辑功能测试
选用74LS112双JK触发器，是一种CP下降沿出发的边沿触发器，带有异步置位端S D(也叫直接置位端)和异步复位段R D(也叫直接复位端)，功能表见教材P112表5.7.
按下图建立逻辑测试电路（使用虚拟仪器Function Generator和4 Channel Oscilloscope）。
双击信号发生器（Function Generator），设置如下——
双击四踪示波器（4 Channel Oscilloscope），设置如下
注意：上图“-2.6”是C信号的y轴偏移量（旋钮白线指向C），是为了将三个信号分开显示，请自行将旋钮白线指向B（左键点击B），设置Y position=-1.2，A信号为默认值0即可。
将测试结果填入下表。
（可以对照波形图来填写特性表）
表2 JK触发器特性表
3.D触发器与JK触发器逻辑功能的转换
按照实验指导书P112面图4.1.9(b)将JK触发器改造成D触发器,并验证该D触发器的逻辑功能，将测试结果填入下表内。
表3 转换后的D触发器逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
器
谢谢观看！
集成触发器
各种门电路是构成计算机系统的基本单元电路。这些
门电路某一时刻的输出是由当时的输入状态决定的，只要
输入发生了变化，输出也随之变化，这类电路称为组合逻
集
辑电路。然而，在一个复杂的计算机系统中，仅有组合逻 辑电路是远远不够的，计算机中还使用着另一种类型的电
成
路——时序逻辑电路。这种电路的特点是它们在某一时刻
触
触发器可以从一 个稳定状态转变
发
到另一个稳定状 态。这表明触发
器
器可以接收信号，
并保存下来。
1.1 基本RS触发器
基本RS触发器
集
成
脉冲波形
触
发
器
基本RS触发器的逻辑状态
1.2 同步RS触发器
同步RS触发器的逻辑状态
集 成 触 发 器
同步RS触发器1.3Biblioteka 主从JK触发器集成
触
主从JK触发器
发
触
的输出不仅和当时的输入状态有关，还与电路原来的输出 状态有关。
发
器
返回
触发器是构成时序逻辑电路的基本单元，具有如下两个基 本特征：
集
1 具有两个稳
定状态，分别称 为0状态和1状态， 在没有外界信号 作用时，触发器 维持原来的稳定 状态不变，即触 发器具有记忆功 能。
1
2
2
成
在一定的外
界信号作用下，