第1章集成电路的基本制造工艺(1-双极型)

n-epi P-Si
2012-3-9
23
典型PN结隔离双极集成电路中元件的形成过程 典型 结隔离双极集成电路中元件的形成过程
6:第四次光刻----N+发射区扩散孔光刻 6:第四次光刻----N+发射区扩散孔光刻
E P+ n+
n+-BL
B
C
S
p
n+
P+
n-epi P-Si
2012-3-9
24
典型PN结隔离双极集成电路中元件的形成过程 典型 结隔离双极集成电路中元件的形成过程
32
2012-3-9
33
有电流流过 没有电流流过
对于硅二极管， 对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V 无关，始终保持
V
反方向 正方向
+
2012-3-9
P-Si
N-Si
8
1. 二极管 （PN结） 结
p n
2012-3-9
9
2. 双极型 晶体管
B端 端 B端 端
E端 端
n
p
B
n
C端 E端 端 端
E
B
C
S
P+ n-epi
n+
p
n+
P+
Tepiepi T
n+-BL
2012-3-9
P-Si 22 P-Si 典型PN结隔离双极集成电路中元件的形成过程 典型 结隔离双极集成电路中元件的形成过程
5:第三次光刻----P型基区扩散孔光刻 5:第三次光刻----P
E P+ n+
n+-BL
B
C
S
p
n+
P+
按信号类型分 数模混合集成电路
数字集成电路
集成度、工作频率、电源电压、特征尺寸、 集成度、工作频率、电源电压、特征尺寸、硅片直径
2012-3-9 3
2012-3-9
4
第一章 集成电路制造工艺
2012-3-9
5
• 双极集成电路的基本制造工艺
–双极集成电路中的元件结构 双极集成电路中的元件结构 –双极集成电路的基本工艺 双极集成电路的基本工艺
按集成度分
BiCMOS集成电路 集成电路 MOS集成电路 集成电路 SSI（100以下个等效门） 以下个等效门 （ 以下个等效门） MSI（<103个等效门） （ 10 个等效门） LSI （<104个等效门） 10 个等效门） VLSI（>104个以上等效门） （ 10 个以上等效门）
模拟集成电路
• MOS集成电路的基本制造工艺 集成电路的基本制造工艺
–MOS集成电路中的元件结构 集成电路中的元件结构 –MOS集成电路的基本工艺 集成电路的基本工艺
• BiCMOS工艺 工艺
2012-3-9 6
双极集成电路中元件结构
双极集成电路的基本工艺
2012-3-9
7
1. 二极管 （PN结） 结 I
电路符号： 电路符号： +
半导体 集成电路
第一章 集成电路的基本制造 工艺
本章要点
1. 集成电路的基本概念 2. 半导体集成电路的分类 半导体集成电路的几个重要概念 3. 半导体集成电路的几个重要概念
2012-3-9
2
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL 、 I2L等 等 PMOS NMOS CMOS
去除氧化膜
20
3:外延层 3:外延层
主要设计参数
外延层的电阻率ρ; 外延层的电阻率 外延层的厚度Tepi; 外延层的厚度
B C S
后道工序生成氧化 层消耗的外延厚度
A
E
P+ n-epi
n+
p
n+
P+
tepi-ox xjc TBL-up xmc
基区扩散结深
Tepiepi T
n+-BL
集电结耗尽区宽度 隐埋层上推距离
P-Si P-Si
TTL电路：3～7µm 电路： ～ 电路 Tepi> xjc+xmc +TBL-up+tepi-ox 模拟电路： A’ 17µm 模拟电路：7～17 m 2012-3-9 21 典型PN结隔离双极集成电路中元件的形成过程 典型 结隔离双极集成电路中元件的形成过程
4:第二次光刻----P隔离扩散孔光刻 4:第二次光刻----P
等效电路
隐埋层作用： 减小寄生pnp管的影响 隐埋层作用：1. 减小寄生 管的影响 2. 减小集电极串联电阻
2012-3-9 15 双极集成电路等效电路
1:衬底选择 1:衬底选择
确定衬底材料类型 确定衬底材料电阻率 确定衬底材料晶向
E P+ n+
n+-BL
P型硅 型硅(p-Si) 型硅 ρ≈10Ω.cm ≈10Ω （111）偏离 ）偏离2~50
p
n
B
p
C端 端
E
B
C
E
B
C
E
N
P
N
C
E
P
N
P
C
10
2012-3-9
B E
B
C
?
N C
E
N
P
C
B
E
C
BE
N+ n
2012-3-9
p
11
§1.1.1 双极集成电路中元件的隔离
B E B E C E B E B C
C
C
n n p
B C E
2012-3-9
n n
B E
12
p
C
B
E
C
B
E
n n p n p
A
B
C
P+隔离扩散 P+隔离扩散 P基区扩散 N+扩散 N+扩散
E
B
C C
接触孔
S
铝线 隐埋层
31
A’
2012-3-9
B’
C’
3.名词解释：隐埋层、寄生晶体管、电隔 名词解释：隐埋层、寄生晶体管、 名词解释 集成电路中)、 离(集成电路中 、介质隔离、PN结隔离 集成电路中 介质隔离、 结隔离
2012-3-9
2012-3-9
N+隐埋层 隐埋层
P-Si衬底 衬底
17
典型PN结隔离双极集成电路中元件的形成过程 典型PN结隔离双极集成电路中元件的形成过程 PN
具体步骤如下： 具体步骤如下： 1．生长二氧化硅（湿法氧化）： ．生长二氧化硅（湿法氧化）
SiO2
Si- 衬底
Si(固体 2H2O 固体)+ 固体
SiO2（固体）+2H2 固体）
P+
n-epi P-Si
2012-3-9
28 双极集成电路元件断面图
E
B
C
S
P+
n+
p
n+
P+
n-epi
n+-BL
P-Si
为了减小结电容,击穿电压高，外延层下推小,电阻率应取大 为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; 取大; 为了减小集电极串联电阻,饱和压降小，电阻率应取小 为了减小集电极串联电阻,饱和压降小，电阻率应取小. 取小. TTL电路：0.2Ω.cm 电路： Ω 电路 模拟电路：0.5～ 模拟电路：0.5～5Ω.cm
B C S
p
n+
P+
n-epi P-Si
2012-3-9 16
典型PN结隔离双极集成电路中元件的形成过程 典型PN结隔离双极集成电路中元件的形成过程 PN
2:第一次光刻----N+隐埋层扩散孔光刻 2:第一次光刻----N+隐埋层扩散孔光刻
E P+ n+
B
C
S P+
p
n+-BL
n+
n-epi P-Si
2012-3-9 29
衬底制备
一次氧化
隐埋层光刻
隐埋层扩散
隔离扩散
隔离光刻
热氧化
外延淀积
再氧化
基区光刻
基区扩散
再分布及氧化
再分布及氧化
发射区扩散
背面掺金
发射区光刻
接触孔光刻
铝淀积
反刻铝
铝合金
中测
2012-3-9
压焊块光刻
淀积钝化层
作业: 作业
1. 画出 画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实 晶体管的版图， 晶体管的版图 并标注各区域的掺杂类型（直接在图上标） 写出实 现该NPN晶体管至少需要多少次光刻以及每次光刻的目的。 晶体管至少需要多少次光刻以及每次光刻的目的。 现该 晶体管至少需要多少次光刻以及每次光刻的目的 2. 画出下图示例在 画出下图示例在A-A’,B-B’ C-C’处的断面图。 处的断面图。 处的断面图
集电区 (N型外延层 型外延层) 型外延层 E B C S
p
n+
P+ 衬底(P型 衬底 型)
n-epi P-Si
四层三结结构的双极晶体管
2012-3-9
14 双极集成电路元件断面图
E P+ n+
n+-BL
B
C
S
p
n+
P+
n-epi P-Si
衬底接最低电位
E(n+) B(p) npn pnp S(p) C(n)