存储器作业答案
2.
1) 64K*8/1K*4=64*2=128 片，片内寻址10根（根据1K ），片间寻址6根（根据64组）。 2）64K*8/2K*1=32*8=256 片，片内寻址11根（根据2K ），片间寻址5根（根据32组）。 3）64K*8/2K*8=32*1=32 片，片内寻址11根（根据2K ），片间寻址5根（根据32组）。 4）64K*8/16K*8=4*1=4片，片内寻址14根（根据16K ），片间寻址2根（根据4组）。 5．
3）32K*8/8K*8=4*1=4片，片内寻址13根（根据8K ），片间寻址2根（根据4组）。 地址分配：1# 0000H ——1FFFH ，1# 2000H ——3FFFH ，1# 4000H ——5FFFH ，1# 6000H ——7FFFH ， +5V IO/M A15 A14 A13 WR
——A0 补充题：
分析以下电路图，指出6264芯片和27128芯片的存储容量分别是多少，分别求出每个芯片的地址范围。如果要增加一片27128芯片，其地址从38000H 开始，画出此芯片的连线。
A 13~A 0
27128
CE
OE
D 7~D 0
G1 Y3 G2A Y2 G2B Y1 C Y0 B A
CS
OE WE A12-A0
CS OE WE A12-A0 CS OE WE A12-A0 CS OE WE A12-A0
6264芯片的存储容量是8KB，27128芯片的存储容量是16KB
1#6264芯片的地址范围30000H——31FFFH
2#6264芯片的地址范围32000H——33FFFH
27128芯片的地址范围 20000H——23FFFH
增加一片27128芯片，其地址从38000H（00111000。。。000），CE 接138的Y6，其他连线同一号27128。
存储器作业参考答案
第四章存储器作业 一、选择题 1、与外存相比,内存的特点就是( ) A、容量小、速度快、成本高 B、容量小、速度快、成本低 C、容量大、速度快、成本高 D、容量大、速度快、成本低 2、某EPROM芯片上有19条地址线A0~A18,它的容量为( )。 A.128K B.256K C.512K D.1024K 3、下面列出的四种存储器中,易失性存储器就是( ) A.RAM B.ROM C.PROM D.CD-ROM 4、主存储器的性能指标主要有主存容量、存取速度、可靠性与( ) A、存储器存取时间 B、存储周期时间 C、存储器产品质量 D、性能/价格比 5、用一片EPROM芯片构成系统内存,其地址范围为F0000H～F0FFFH,无地址重叠,该内存的存储容量为( ) A.2KB B.4KB C.8KB D.16KB 6、计算机中地址的概念就是内存储器各存储单元的编号,现有一个32KB的存储器,用十六进制对它的地址进行编码,则编号可从0000H到( )H。 A.32767 B.7FFF C.8000 D.8EEE 7、若存储器中有1K个存储单元,采用单译码方式时需要译码输出线数为( ) A.1024 B.10 C.32 D.64 8、内存储器与中央处理器( ) A.可以直接交换信息 B.不可以直接交换信息 C.不可以交换信息 D.可以间接交换信息 9、某存储器容量为32K×16位,则( ) A.地址线为16根,数据线为32根 B.地址线为32根,数据线为16根 C.地址线为15根,数据线为16根 D.地址线为15根,数据线为32根 10、下列存储器中哪一种存取速度最快( ) A.SRAM B.DRAM C.EPROM D.磁盘
静态存储器扩展实验报告
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
实验存储器部件实验(精品)
北京林业大学 11学年—12学年第 2 学期计算机组成原理实验任务书 专业名称：计算机科学与技术实验学时： 2 课程名称：计算机组成原理任课教师：张海燕 实验题目：实验四内存储器部件实验 实验环境：TEC-XP+教学实验系统、PC机 实验内容 1．设计扩展8K字存储器容量的线路图，标明数据线、地址线和控制信号的连接关系。 2．扩展教学机的存储器空间，为扩展存储器选择一个地址，并注意读写等控制信号的正确状态。 3．用监控程序的D、E命令对存储器进行读写，比较RAM（6116）、EEPROM （58C65）在读写上的异同。 4．用监控程序的A命令编写一段程序，对RAM（6116）进行读写，用D命令查看结果是否正确。 5．用监控程序的A命令编写一段程序，对扩展存储器EEPROM（58C65）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。 实验目的 1．熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处。 2．理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。 3．了解如何通过读、写存储器的指令实现对58C65ROM芯片的读、写操作。 4．加深理解存储器部件在计算机整机系统中的作用。 实验要求 1．实验之前认真预习，明确实验的目的和具体实验内容，做好实验之前的
必要准备。 2．想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果； 3．在教学实验过程中，要爱护教学实验设备，记录实验步骤中的数据和运算结果，仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。 4．实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，运算结果的分析讨论，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。 实验说明 内存储器是计算机中存放正在运行中的程序和相关数据的部件。在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括只读存储区（ROM、存放监控程序等）和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777H用于第一组ROM，固化监控程序，2000-2777H用于RAM，保存用户程序和用户数据，其高端的一些单元作为监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量（存储器的字、位扩展）的教学实验。 在这里还要说明如下两个问题。 第一，要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8K个单元、每个单元由8个二进制位组成）存储器芯片实现。 第二，当存储器选用58C65ROM芯片时，它属于电可擦除的EPROM器件，可以通过专用的编程器软件和设备向芯片的写入相应的内容，这是正常的操作方式。也可以通过写内存的指令向芯片的指定单元写入16位的数据，只是每一次的这种写操作需要占用长得多写入时间，例如几百个微秒，可以通过运行完成等待功能的子程序来加以保证。本次试验采用的是通过写内存的指令将数据写入芯片
存储器章节大作业
存储器章节 一、填空题 1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓存）、（主存）、（辅存）。 2、一个存储器的容量假设为M*N位，若使用A*B的芯片，（A 实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得 第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说 实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读 写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START: 静态随机存储器实验 组员： 组号：21组 日期：周二5、6节 【实验目的】 掌握静态随机存储器RAM工作特性及数据的读/写方法。 【实验设备】 实验仪一台、PC机一台（观察波形） 【实验原理】 由一片6116（2K x 8）芯片、一片8位锁存器（74LS273）、一片8位三态门（74LS245）构成存储器原理图。 存储器实验原理图 由于存储器地址是由数据开关（input device）锁存在（273），存储器写数据也是由数据开关提供的，因此要分时给出地址和写数据。 因地址寄存器为8 位，所以接入6116 的地址为A7～A0，而高三位A8～A10 接地，所以其实际容量为256 字节。6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0 时进行读操作，WE=0 时进行写操作。本实验中将OE 常接地,在此情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。 实验时将T3 脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B 为低电平有效，LDAR 为高电平有效。 【实验步骤】 (1) 形成时钟脉冲信号T3。具体接线方法和操作步骤如下： ①接通电源，用示波器接入方波信号源的输出插孔H23，调节电位器W1 及W2 ，使H23 端输出 实验所期望的频率及占空比的方波。 ②将时序电路模块（STATE UNIT）单元中的ф和信号源单元（SIGNAL UNIT）中的H23 排针相连。 ③在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RUN”状 实验一存储器实验 1.FPGA中LPM_ROM定制与读出实验 一.实验目的 1、掌握FPGA中lpm_ROM的设置,作为只读存储器ROM的工作特性与配置方法。 2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于 lpm_ROM中; 3、在初始化存储器编辑窗口编辑mif文件配置ROM; 4、验证FPGA中mega_lpm_ROM的功能。 二.实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库,可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU 中的重要部件,如RAM、ROM可直接调用她们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,lpm_ROM就是其中的一种。lpm_ROM有5组信号:地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable,其参数都就是可以设定的。由于ROM就是只读存储器,所以它的数据口就是单向的输出端口,ROM中的数据就是在对FPGA现场配置时,通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号:inclk——输入时钟脉冲;q[23、、0]——lpm_ROM的24位数据输出端;a[5、、0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容: ⑴ lpm_ROM的参数设置; ⑵ lpm_ROM中数据的写入,即LPM_FILE初始化文件的编写; ⑶lpm_ROM的实际应用,在GW48_CP+实验台上的调试方法。 三.实验步骤 (1)用图形编辑,进入mega_lpm元件库,调用lpm_rom元件,设置地址总线宽度address[] 与数据总线宽度q[],分别为6位与24位,并添加输入输出引脚,如图3-1-1设置与连接。 (2)设置图3-1-1为工程。 (3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中(图3-1-2),用键盘输入 lpm_ROM配置文件的路径(rom_a、mif),然后设置在系统ROM/RAM读写允许,以便能 第3章存储器作业 一、用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K×8的2732A 芯片。高4KB为SRAM芯片，选用2片2K×8位的6116芯片。主存储器系统的地址范围为0000H~2FFFH。①给出4个芯片各自的地址范围；②画出CPU与存储芯片的连接图。 主存储器系统低8KB用2片4K×8的2732A芯片 第1片地址范围为：0000H~0FFFH（4KB)。第2片地址范围为：1000H~1FFFH（4KB)。 主存储器系统高4KB用2片2K×8位的6116芯片。 第1片地址范围为：2000H~27FFH（2KB)。第2片地址范围为：2800H~2FFFH（2KB)。二、设在直接映像的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元 高8位地址为：00010110，00011010，00010110，00011010，00010000，00000011，00010000，00010010。 要求写出每次访问后Cache中的内容。 三、某计算机中，已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。再 用一种SRAM芯片(8K×8)形成32K×16的RAM区域，起始地址为8000H。假设RAM芯片有 片选CS和WE信号控制，CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)等，要求： (1)画出地址译码方案； (2)将ROM与RAM同CPU连接。 解：ROM区地址范围0000—3FFFH 片内地址需要14根地址线. A0~A13 构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展） 构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线 将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下： 存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯）， 激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte） 外存储器：速度慢，容量大（20MB?640GB）二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量M可容纳的二进制信息量，总位数。 总位数=字数×字长bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它 取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储 时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片1K位/片?1M位/片 在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构 随机存储器RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM N×4 N×8 —字结构常用于较小容量的静态SRAM 2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量 科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月 一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确； 《计算机组成原理》 实验报告 实验二：SRAM 静态随机存储器实验 学院： 专业： 班级学号： 学生姓名： 实验日期： 指导老师： 成绩评定： 计算机学院计算机组成原理实验室 实验二 一、实验名称：SRAM 静态随机存储器实验 二、实验目的： 掌握静态随机存储器RAM工作特性及数据的读写方法。 三、实验内容： 1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据送入总线后，存到指定的存储单元，数据在数据显示灯显示。 2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入总线, 通过数据显示灯显示。 四、实验设备： PC机一台，TD-CMA实验系统一套。 五、实验步骤： 1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为…单步?档。 3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有…嘀?报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-4 4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。 由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据， 存储器章节大作业-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII 存储器章节 一、填空题 1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓存）、（主存）、（辅存）。 2、一个存储器的容量假设为M*N位，若使用A*B的芯片，（A 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1)画出该存储器的组成逻辑框图。 (2)设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 0作为片内地址，用A 15 A 14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期 T=2ms，则异步 刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔ ｍａｘ ｔ ｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t t R＝0.5×128=64(μS) 7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有 总线为D 15-D 0，控制信号为R/和 信号控制端。CPU的地址总线为A 15-A 0，数据(读/写)，(访存)，要求： （1）画出地址译码方案。 （2）将ROM与RAM同CPU连接。 解：（1）依题意，主存地址空间分布如右图所示，可选用2片 27128(16K×8位)的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址，而RAM需13位 片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:（2） 9．CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 解：先求命中率h 第四章作业 1填空题 1. 计算机中的存储器是用来存放数据和程序的，随机访问存储器的访问速度与储存单元的 物理位置无关。 2. 对存储器的访问包括_直接访问_和_串行访问_两类。 3. 2计算机系统中的存储器分为内存_和_外存_。在CPU执行程序时，必须将指令存在_ 内存③____中。 4. 主存储器的性能指标主要是储存容量、存取速度②、存储周期和存储器带宽。 5. 存储器中用单元地址号来区分不同的存储单元，1GB=②KB。 6. 半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 7. RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被② 8. 存储揣芯片由①、②、地址译码和控制电路等组成。 9. 地址译码分为①方式和②方式。 10．双译码方式采用①个地址译码器，分别产生②和③信号。 11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。 12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。 存储器芯片并联的目的是为了①，串联的目的是为了②。 14．计算机的主存容量与①有关，其容量为②。 1. 要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片 1MX3的存储器芯片串联。 16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是 17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。 18．三级存储器系统是指______这三级： 19．表示存储器容量时KB=_①_，MB=_②_；表示硬盘容量时，KB=③，MB=④。 20．只读存储器ROM可分为①、②、③和④四种。 21．SRAM是①；DRAM是②；ROM是③；EPROM是④。 22．半导体SRAM靠①存储信息，半导体DRAM则是靠②存储信息。 23．广泛使用的①和②都是半导体③存储器。前者的速度比后者快，但④不如后者高，它们的共同缺点是断电后⑤保存信息。 24．CPU是按____访问存储器中的数据。 24．EPROM属于①的可编程ROM，擦除时一般使用②，写入时使用高压脉冲。 25．对存储器的要求是①，②，③。为了解决这三个方面的矛盾，计算机采用多级存储器体系结构。 26．动态MOS型半导体存储单元是由一个①和一个②构成的。 第三章内存储器 一、教学目的： 1、了解内存储器的概念和发展、结构和性能指标。 2、掌握内存条的区分、选购和测试。 二、教学重点、难点： 掌握内存条的区分、选购和性能测试。 三、教具使用： 计算机一台，多媒体幻灯片演示，内存条若干 四、教学方法： 分析法和问题讨论法，引导学生分析内存条的结构、选购方法，以及如何测试内存条。 五、教学过程： 导入：由人的大脑、书、纸张对比引入到内存储器的知识学习。 幻灯片或板书课题：第三章内存储器 一、基础知识-认识内存储器 提问：仓库对现代化工厂中的流水线的影响？ 学生看书、思考并回答； 教师归纳总结并由仓库的作用引入内存条的工作原理，并进一步介绍内存条的的组成、分类及主要性能参数。 1. 内存条的工作原理（作用）：中转数据 2. 内存条的组成： 内存条主要由印刷电路板、内存颗粒、SPD芯片、金手指等组成。 3. 内存条的分类和区别 讲解主流三种内存条引脚和定位键（缺口） 4. 内存的封装和技术指标 二、制定选购方案-选购原则及分析 提问：计算机运行需要什么类型、多大内存才能够发挥最佳性能？ 学生思考看书进行回答； 教师归纳、引导学生根据计算机实际使用条件确定计算机内存的各项参数，进行进一步的分析和选购。 1. 确定内存容量 影响内存容量的要素：操作系统、使用模式、硬件设备和用户类型 2. 确定内存带宽 应保证内存带宽与主板和CPU前端总线一致 3. 确定内存种类和条数 根据主板内存插槽（定位键）或说明书确定所需内存条种类；应确保使用的内存条数最少，避免多条内存之间出现兼容性故障，方便内存扩充 三、实战：内存储器的选购 提问：如何购买内存条？ 教师引导学生思考，并利用幻灯片介绍各种内存颗粒和内存条的鉴别与选择。 计组实验三实验报告 实验日期：2015 年4 月14 日学号：201308010227 姓名：吴晗 实验名称：存储器实验总分： 一．实验内容 1.随机存储器RAM的工作特性及使用方法 2.RAM数据存储和读取的工作原理 3.LPM类存储元件的定制 二．实验原理 原理图： 三．实验电路图： RAM电路图： addr[7..0]:地址输入 clk:时钟信号 we,rd;mem:控制信号，高电平有效 Initial_file.mif文件： 存储器电路图： i[7..0]:数据输入l[7..0]:总线数据 sw_bus:pc_bus:三态门控制信号 ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数 ldar:74273控制信号 w,r,m:RAM控制信号 仿真图： 仿真说明： 时间参数：End Time：2.0us Grid Size：100ns 端口说明： clk：时钟信号 i[7..0]:数据输入l[7..0]:总线数据 sw_bus:pc_bus:三态门控制信号，控制数据输出到总线 ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数 ldar:74273控制数据从总线读入 w,r,m:RAM控制信号 仿真说明： 0-100ns：无操作 100-200ns：sw_bus为0有效，从i读入01,74161置数状态，RAM默认状态，总线 数据01 200-300ns：sw_bus为0有效，pc_bus无效，从i读入01,74161保持状态，RAM默认状态，总线数据01 300-400ns：pc_bus为0有效，sw_bus无效，74161保持状态，RAM默认状态，总线数据01，ldar为1，跳入下一个地址 400-500ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取E1，总线E1 500-600ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取D2，总线D2 600-700ns：sw，pc_bus无效，74161保持状态，RAM写入状态，总线输入EE，写入RAM 700-800ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取EE，总线EE 800-900ns：pc_bus为0有效，sw_bus无效，74161计数加1状态，RAM默认状态，总线数据01在上升沿时变为02 900-1000ns：pc_bus为0有效，sw_bus无效，74161计数加1状态，RAM默认状态，总线数据02在上升沿时变为03，ldar为1，跳入下一个地址1000-1100ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线EE在上升沿变为F3 1100-1200ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线F3 仿真结论：仿真结果与理论相符，仿真成功 五．硬件验证 管脚分配： 选择FLEX10K-EPF10K20TC144-4器件下载验证与仿真结果相符，实验成功。 第四章存储器管理 1．选择题 1*．固定分区存储管理中，处理器设置的地址转换机构是。 A．界限寄存器B．上限寄存器 C．下限寄存器D．上限寄存器和下限寄存器 2．存储保护的工作通常由实现。 A．软件B．硬件C．文件D．硬件和软件配合 3．段页式存储管理中，访问快表失败时，每访问一条指令或存取一个操作数都要次访问主存。 A．1 B．2 C．3 D．4 4．在虚拟存储系统中，若进程在内存中占3块（开始时为空）采用先进先出页面淘汰算法，当执行访问页号序列为1、2、3、4、1、2、5、1、2、3、4、5、6时，将产生次缺页中断。 A．7 B．8 C．9 D．10 5．采用段页式存储管理，在CPU中应设置寄存器。 A．段表和页表控制B．段表控制C．页表控制D．界地址11．在可变分区分配方案中，在空闲区表中以空闲区长度按递减顺序排列适合于________算法。 A．最坏适应算法B．最先适应算法 C．最优适应算法D．首次循环适应算法 12．在存储管理中，提高内存利用率主要是通过功能实现的。 A．存储分配B．存储保护C．存储扩充D．存储共享13．在页式虚拟存储管理中，为实现地址变换，应建立。 A．空闲区表B．分区分配表C．页表D．段表14．在下述存储管理方案中，管理方式要求作业的逻辑地址与占有主存的存储区域都是连续的。 A．段页式B．页式C．段式D．可变分区15．将主存空闲区按地址顺序从小到大登记在空闲区表中，每次分配时总是顺序查找空闲区表，此种分配算法称为分配算法。 A．最先适应B．最优适应C．最坏适应D．随机适应21．支持程序浮动的地址转换机制是。 A．页式地址转换B．段式地址转换 C．静态重定位D．动态重定位 22．在可变分区存储管理中，最优适应分配算法要求对空闲区表项按进行排列。 A．地址从大到小B．地址从小到大 C．尺寸从大到小D．尺寸从小到大 23．在请求页式存储管理中，当查找的页不在中时，要产生缺页中断。 A．外存B．虚存C．内存D．地址空间24．在段页式系统中（无快表），为获得一条指令或数据，必须访问内存。实验十四 存储器扩展机读写实验
计算机组成原理习题 第三章存储系统
实验一扩展存储器读写实验
静态存储器实验报告
实验一 存储器实验
第3章存储器作业(答案)
存储器及其接口
存储器和IO扩展实验,计算机组成原理
实验二：SRAM 静态随机存储器实验
存储器章节大作业
(完整版)第三章存储系统习题参考答
最新计算机组成原理作业练习题
第三章 内存储器-教案
存储器实验报告
4-1存储器管理-作业[精品文档]