实验四 译码显示电路
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
实验四 译码与显示电路--实验报告
数字电子技术 实验报告院系：电子与信息工程学院 班级：电子信息科学与技术13-2班组员名：艾杜鹃（134********）蒋韫晗（134********）甘天文（134********）一、实验题目：译码与显示电路 二、实验目的1．掌握3线—8线译码器和七段显示译码器的工作状况和工作方式，加深对译码器电路的类型，工作原理及应用的理解和掌握。
2．了解LED 数码管工作原理，掌握数码管的应用。
三、实验原理及电路设计1．3线—8线译码器74LS13874LS138是双列16脚的3线—8线译码器，它有A 0，A 1，A 2三个输入脚，Y 0～Y 7的八个输出脚，还有G 1，G 2A ，G 2B 三个控制脚。
只有当G 1=1，G 2A =G 2B =0时，译码器才处于工作状态，输入端A 0，A 1，A 2的变化决定了Y 0～Y 7中总有一个为低电平，否则Y 0～Y 7都为高电平。
图1为74LS138引脚图，表1为3线—8线译码器74LS138的功能表。
输 入 输 出 G 1 G 2A + G 2B A 2 A 1 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7× 1 1 1 1 1 1 1 1× 1 0 0 0 0 0 0 0 0× × × × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0表1 3线—8线译码器74LS138的功能表12347 6516 15 14 13 10 11 12 74LS13889 A 1 Y 0 Y 1 Y 4 Y 5 Y 3 Y 2 Y 6 GND+5v 图1 3-8线译码器引脚图 A 0 A 2 G 2A G 2B G 1 Y 72 . 七段数码管图2 七段数码管管脚分布 图3 七段数码管内部电路七段数码管内部有8支发光二级管，按照二极管的连接方式又分为共阴极（图3上）和共阳极（图3下）。
译码显示电路试验报告
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
显示译码电路实验报告
显示译码电路实验报告显示译码电路实验报告引言：在现代电子技术领域，显示译码电路扮演着重要的角色。
它们可以将数字信号转换为人们可以理解的可视化信息，广泛应用于计算机、电视、手机等设备中。
本实验旨在通过搭建一个显示译码电路，探索其原理和应用。
一、实验目的本实验的目的是了解显示译码电路的工作原理，掌握其基本应用。
通过实践操作，学生们可以更好地理解数字电路的运行机制，提高实际动手能力。
二、实验材料和器件1. 74LS47芯片：这是一种BCD-7段译码器，用于将4位二进制输入转换为7段数码管的输出。
2. 7段数码管：用于显示数字和字母等字符。
3. 连接线、电源等辅助器件。
三、实验步骤1. 连接电路：将74LS47芯片与7段数码管通过连接线连接起来，确保电路连接正确无误。
2. 施加电源：将电路连接到适当的电源上，确保电压和电流符合芯片的工作要求。
3. 输入信号：通过开关或其他输入设备提供4位二进制输入信号。
4. 观察结果：观察7段数码管上显示的字符是否与输入信号对应，验证译码电路的正确性。
四、实验结果与分析经过实验操作，我们成功搭建了显示译码电路，并进行了测试。
在输入4位二进制数的情况下，数码管正确显示了对应的字符。
这表明译码电路能够准确地将二进制信号转换为可视化的字符信息。
通过进一步的观察和分析，我们发现译码电路的工作原理是将输入的二进制数映射到对应的数码管段上。
每个数码管段代表一个二进制位，通过控制该段的通断状态，可以显示不同的字符。
而74LS47芯片则起到了译码的作用，将二进制输入转换为对应的数码管段控制信号。
这种显示译码电路广泛应用于各种计算机和电子设备中。
它使得数字信息可以以更加直观和易读的方式展示给用户，提高了人机交互的效率和便利性。
例如，在计算机屏幕上显示的字符、数字时钟、电子秤等设备都使用了类似的译码电路。
五、实验总结通过本次实验，我们深入了解了显示译码电路的工作原理和应用。
通过实际操作，我们掌握了搭建和测试译码电路的方法，提高了动手实践能力。
实验四 7段数码显示译码器设计
实验四 7段数码显示译码器设计一、实验目的（1）学习7段数码显示译码器设计；（2）学习VHDL的CASE语句应用及多层次设计方法。
二、实验内容用一个4位二进制加法计数器和一段7段译码器组成电路，并用数码8显示译码输出。
三、实验条件QUARTUSII软件，GW48试验箱，计算机。
四、实验设计（1）系统的原理框图（2）VHDL源程序--四位计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4 ISPORT (CLK, CLR, ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 15;CO:OUT STD_LOGIC);END ENTITY CNT4;ARCHITECTURE ART OF CNT4 ISSIGNAL CQI:INTEGER RANGE 0 TO 15;BEGINPROCESS (CLK,CLR,ENA) ISBEGINIF CLR='1' THEN CQI<=0;ELSIF CLK'EVENT AND CLK='1' THENIF ENA='1' THENCQI<=CQI+1;END IF;END IF;END PROCESS;PROCESS (CLK,CQI)ISBEGINIF CLK'EVENT AND CLK='1' THENIF CQI=15 THEN CO<='1';ELSE CO<='0';END IF;END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;--7位译码器LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ; END ;ARCHITECTURE one OF DECL7S ISBEGINPROCESS( A )BEGINCASE A ISWHEN "0000" => LED7S <= "0111111" ;WHEN "0001" => LED7S <= "0000110" ;WHEN "0010" => LED7S <= "1011011" ;WHEN "0011" => LED7S <= "1001111" ;WHEN "0100" => LED7S <= "1100110" ;WHEN "0101" => LED7S <= "1101101" ;WHEN "0110" => LED7S <= "1111101" ;WHEN "0111" => LED7S <= "0000111" ;WHEN "1000" => LED7S <= "1111111" ;WHEN "1001" => LED7S <= "1101111" ;WHEN "1010" => LED7S <= "1110111" ;WHEN "1011" => LED7S <= "1111100" ;WHEN "1100" => LED7S <= "0111001" ;WHEN "1101" => LED7S <= "1011110" ;WHEN "1110" => LED7S <= "1111001" ;WHEN "1111" => LED7S <= "1110001" ;WHEN OTHERS => NULL ;END CASE ;END PROCESS ;END ;--顶层文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY LED16 ISPORT(CLOCK0, RST0,ENA0: IN STD_LOGIC;LED: OUT STD_LOGIC_VECTOR(6 DOWNTO 0);OUT0: OUT STD_LOGIC);END ENTITY LED16;ARCHITECTURE ART1 OF LED16 ISCOMPONENT CNT4 ISPORT (CLK, CLR, ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 15;CO:OUT STD_LOGIC);END COMPONENT;COMPONENT DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;END COMPONENT;SIGNAL TMP : INTEGER RANGE 0 TO 15;BEGINU1:CNT4 PORT MAP(CLOCK0,RST0,ENA0,TMP,OUT0);U2:DECL7S PORT MAP(CONV_STD_LOGIC_VECTOR(TMP,4),LED);END ARCHITECTURE ART1;（3）管脚锁定五、实验结果及总结（1）系统仿真情况（2）硬件验证情况每按动两下键8，数码管显示的数字就会增加1，当显示F时，再按两下数码管变为0，LED8变亮，再按两下后变灭。
实验四 译码器及其应用
二．实验仪器
1、数电模电实验箱（或多功能数字电 路实验学习机） 2、74LS138 74LS20
三、实验原理
1、译码器的功能和分类 译码器是一个多输入、多输出的组合逻辑电 路。它的作用是把给定的代码进行"翻译"，变 成相应的状态，使输出通道中相应的一路有 信号输出。译码器在数字系统中有广泛的用 途，不仅用于代码的转换、终端的数字显示， 还用于数据分配，存贮器寻址和组合控制信 号等。不同的功能可选用不同种类的译码器。
实验装置上的两组拨码开关的输出aibicidi分别接至6组中任2组的显示译码驱动器cc4511的对应输入口接上5v显示器的电源揿动四个数码的增减键与键观测拨码盘上的四位数与led数码管显示的对应数字是否一致或dcba的逻辑开关输入二进制数观测译码显示是否正常
实验四 译码器及其应用
一．实验目的
1、掌握中规模集成译码器的逻辑功能 和使用方法 2、了解数码管的使用
2、通用译码器74LS138 以3线－8线译码器74LS138为例½行分析， 图5－1(a)、(b)分别为其逻辑图及引脚排列。 其中A0、A1、A2，为地址输入端，Y0～Y7 为译码输出端，S1、S2、S3为使能端。当 S1＝1，S2＋S3＝0时，器件使能，地址码 所指定的输出端有信号（为0）输出，其它所 有输出端均无信号（全为1）输出。当S1＝0， S2＋S3＝X时，或S1＝X，S2＋S3＝1时， 译码器被停止，所有输出同时为1。
3、数码显示译码器
a、七段发光二极管 (LED)数码管 LED数码管是目前最 常用的数字显示器， 图5－2为共阴管和 共阳管的电路。
a b c d e f g h
共阴
a
b
c
d
e
f
试验四 7段数码显示译码器的设计
实验四七段数码显示译码器设计（一）[实验目的]1、用QuartusII完成基本组合电路的设计；2、学习7段数码显示译码器设计；3、学习VHDL的CASE语句应用及多层次设计方法。
*[实验仪器]PC机、EDA实验箱一台Quartus II 6.0软件[实验内容](1) 实验内容1：说明例6-1中各语句的含义，以及该例的整体功能。
在QuartusII上对该例进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
提示：用输入总线的方式给出输入信号仿真数据，仿真波形示如图3-1所示。
(2) 实验内容2：引脚锁定及硬件测试。
建议选GW48系统的实验电路模式6，用数码8显示译码输出(PIO46-PIO40)，键8、键7、键6和键5四位控制输入，硬件验证译码器的工作性能。
(3) 实验内容3：按图3-3的方式连接成顶层设计电路（用VHDL表述），图中的CNT4B是一个4位二进制加法计数器；模块DECL7S即为例6-1实体元件，重复以上实验过程。
注意图6-3的tmp是4位总线，led是7位总线。
对于引脚锁定和实验，建议选电路模式6，用数码8显示译码输出，用键3作为时钟输入(每按2次键为1个时钟脉冲)，或直接接时钟信号clock0。
要求：1.2个数码管进行显示，并且都采用不带译码器进行显示；2．1个数码管显示当前计数器的值；3..另外1个数码管当前1个数码管显示1,3,5的时候，分别显示L,三，A.,其它情况下显示0.[实验原理]7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。
例6-18作为7段译码器，输出信号LED7S的7位分别接如图6-2数码管的7个段，高位在左，低位在右。
例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
译码电路
实验四译码显示电路
学院：信息科学与技术学院
专业：电子信息工程
一实验目的
1.掌握发光二级管，数码管工作原理，结构，使用方法；
2.掌握集成译码显示电路。
二实验器材
74LS247，BS201数码管（共阳），CD4008B,74LS00。
三实验原理
数字系统中的测量，运算结果需十进制显示，常用发光二极管，LED,LCD
1.发光二极管导通电压1.6V左右，20MA可以很亮，响应快；
2.数码管有共阴，共阳两种，发光方式与二极管相同；
3.液晶显示器是根据内部离子电离状态使光纤线发生变化而显示的，响应慢；
4.74LS247将四位二进制数转化为数码管对应发光段而工作的。
四实验内容
1.解：运用灯泡和数码管来显示电路：
灯亮则对应数码管中对应发光二极管亮。
测试功能图为：
（1）当输入1时，数码管显示1，且对应灯泡B,C亮；
（2）当输入9时，数码管显示9，且对应灯泡A,B,C,F,G亮。
2.解：利用74LS247，BS201，CD4008B设计出的BCD码显示，当输入数字小于10时，对应十位数码管灭零；当输入数字大于等于10（小于等于15），不灭零。
（1）当输入8时，十位灭零，个位显示8；
（3）显示30.5的电路：
3.
解：
四按钮，如显示4号病房：
4.
解：74ls138功能测试。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中山大学学院：数据科学与计算机学院实验题目：译码显示电路一、实验目的1. 掌握中规模集成译码器的逻辑功能和使用方法2. 熟悉数码管的使用二、实验仪器及器件74LS48, 74LS194 , 74LS73，74LS00，74LS197, 74LS138, 以及各种门电路三、实验原理1. 数码显示译码器BCD码七段译码驱动器-----74LS48，用来驱动共阴极LED数码管。
2. 扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。
由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码3. 四节拍发生器扫描显示要求数码管按先后顺序显示。
这就要求如图所示的选通信号。
通常该类型的信号称为节拍信号。
图中 74LS194 为移位寄存器。
它具有左移、右移，Cr 反 S1 S0 工作状态0 X X 置零1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行送数 并行送数、保持及清除等五项功能。
其引脚图如图（六） 所示。
其中Cr 为清除端，CP 为时钟输入端，S 0、S 1为状态控制端，D SR 为右移数据串行输入端，D SL 为左移数据 输入端，D 0、D 1、D 2、D 3位并行数据输入端，QA 、QB 、 QC 、QD 为数据输出端。
节拍发生器工作开始时，必须首先进行清零。
当 Cr 负脉冲过后 QA 、QB 、QC 、QD 全为零。
JK 触发器Q =1，因而 S 1=S 0=1，实现并行送数。
当第一个脉冲的上升沿到达后，置入 0111，CP 下降沿到达后Q =0，即 S 1=0， S 0=1，实现右移功能。
在 CP 作用下输出依次为 1011，1101，1110，第四个 CP 下降沿到达后又使 Q=1，实现第二个循环。
四、实验内容1.使用 74LS194,74LS73，74LS48，基础逻辑门和两个四联装的共阴极数码管， 实现本人学号的显示。
(本人学号为 15352316)解题思路：通过 74LS194作为四节拍顺序脉冲发生器，输出分别连入两块 4位数码管的位选端，做到控制数码管从第 1位到第 4位扫描的同时在第 5位到第 8位扫描。
确定了显示位置后，要产生与节拍发生器具有相同变换速度的两个显示内容，分别作为前 4位学号和后 4位学号的段选段输入，则两个 74LS194 需要连接到同一个信号发生器(CLOCK)，或者是只用一个 74LS194来实现。
而 74LS48的输入端 DCBA 对应到共阴极数码管的每个十进制数相对应的二进制，且 D 为最高位。
故，可联立 74LS194的四个输出 Q0,Q1,Q2,Q3和 D ， C ，B ，A ，可得到相应的真值表及其表达式，然后通过相应的逻辑门连接起来。
真值表数字 Q0 Q1 Q2 Q3 D C B A第一个四联装的共阴极数码管 1 5 3 5 0 1 1 1 0 0 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 第二个四联装的共阴极数码管2 0 1 1 1 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 03 1 6 实验电路：注意事项：1）在设计显示内容时，要注意不同器件的触发电平可能不同。
2）注意对于 74LS48的输入端来说，D,C,B,A 的中的 D 对应的是四位二进制数的最高位，此处很容易出错。
3）对于 74LS48来说，其对应的共阴极数码管的 6和 9与 有差别，很容易出错。
实验效果图：（15352316）2．使用74LS197，74LS138，74LS48，基础逻辑门和一个八联装的共阴极数码管，实现本人学号的显示。
解题思路：通过74LS197产生BCD码计数，将74LS197产生的 Q1,Q2,Q3 分别接到74LS138的输入端C,B,A，则可以产生的8个输出如图所示故可以利用这些输出来控制八联装共阴极数码管的显示。
又可以利用这些输出进行组合逻辑，得到74LS48的输入端D,C,B,A的相应输入。
真值表：数字 Q3 Q2 Q1 D C B A1 5 3 523 1 6 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0实验电路图：实验效果图：（15352316）注意事项：1) 注意将74LS197 产生的Q1,Q2,Q3 分别接到74LS138 的输入端A,B,C，其中，C在74LS138是最高位，应该接 Q3.2) 注意74LS138 的8 个输出与八联装共阴极数码管的显示控制端的接法，即1，2，3，4，5，6，7，8对应74LS138的m0，m1，m2，m3，m4，m5，m6，m73) 在使用逻辑门与非门的时候，注意与门与与非门之间的差距，不要在细节的地方出错3．使用其它设计方法，实现本人学号的显示。
解题思路：综合上面两种实现方法，可利用门电路的逻辑组合和74LS138一起来实现。
真值表及其表达式：数字 Q3 Q2 Q1 D C B A1 5 3 523 1 6 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0具体的实现电路图如下：实验效果图如下：4．使用2*74LS197串联，产生两位十进制00-59的计数，计数脉冲为1HZ;设计电路，在两联装的共阴极数码管，显示出00-59的秒钟计数。
解题思路：要产生两位十进制的计数，则通过 74LS194作为二节拍顺序脉冲发生器，即我们只需要Q0. Q1 的输出，组成01-10 的循环即可，则有节拍发生器的组成原理及其功能构成可得：K的信号由Q1的反构成。
又01对应数码管的1位控制端的显示，10对应数码管的2 位控制端的显示，故，Q0 接1，Q1接2。
又对应数码管的1 位控制端的显示，74LS48 中的输入端有一种输入信号，对应数码管的2位控制端的显示，74LS48中的输入端又有一种输入信号，故在计数的过程中，会出现两套不同的信号输入，则此时，我们可以联想到前面用过的数据选择器74LS153，如果将A1、A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。
又有ABCD四个信号输入端，则需要两个74LS153，每个74LS153可有两个选择输出。
又节拍发生器控制数码管的显示，74LS48控制数码管的显示内容，显示内容有74LS153的输出决定，故74LS153的选择功能由节拍发生器决定，则 74LS153的A,B端分别接节拍发生器的 Q1,Q0可得当01 对应数码管的1 位控制端的显示时，74LS197 的输出Q0，Q1，Q2，Q3 与74LS48的输入ABCD之间的真值表如图：当01 对应数码管的 1 位控制端的显示时，74LS197的输出Q0，Q1，Q2，Q3与 74LS48 的输入ABCD之间的真值表如图：Q13 Q12 Q11 Q10 D C B A 011110 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 1 Q23 Q22 Q21 Q20 D C B A 011111111110 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 10 0 1 1 01 0 1 1 10 1 0 0 01 1 0 0 1观察上面两个表格，可知, 74LS197的输出Q0，Q1，Q2，Q3与74LS48的输入A，B，C，D是相互对应的，则有：如图所示的电路图：因为，74LS153 中A,B 对应的值只有01 和10两种，故只需要在1x1 和1x2 中做选择，且AB中，B是高位，则1x1对应的BA为01,1x2对应的BA为10，故1x1接第2级74LS197对应的输出，1x2接第1级74LS197对应的输出。
至于两个74LS197的级联，要注意，应该是第一级的Q3作为第二级的输入信号，而且，计数的范围是00-59，故第一级对应的10进制数字范围位0-9，第一级对应的10进制数字范围位0-5，则需要利用74LS197中MR的内存重置的功能，可得两个74LS197的级联的电路图如下：实验效果图如下：注意事项：1）注意节拍发生器中J的输入信号的接法，即，其是2个节拍。
2）注意74LS197的级联，即应该是第一级的Q3作为第二级的输入信号，而且，计数的范围是00-59，故第一级对应的10 进制数字范围位0-9，第一级对应的10进制数字范围位0-5，则需要利用74LS197中MR的内存重置的功能3）注意74LS153中的输入控制信号 A.B,其中B对应的是高位，则，AB对应的的数据选择输出功能如下：B A Y0 0 x00 1 x11 0 x2 1 1 x3五、实验总结1.分析实验中出现的问题。
1）对于要做的实验没有思路，主要是因为没有熟练的掌握各元器件的构造原理及其功能2）总是在一些接线的地方出一些小错误，主要是因为自己可能在接线路的时候不细心，或者是自己的接线方法不正确，应该先规整好内容和思路再来接线3）总是弄混输入信号与元器件接口的对应关系，主要还是因为没有很好的掌握元器件内部的构造及其原理。
4）没能给很好地掌握前面学过的知识点，不能熟练的应用前面学过的只是来解决问题。
2. 总结组合逻辑电路分析与设计体会。
(1) 分析给定的实际逻辑问题的因果关系，确定输入和输出变量，进行逻辑状态赋值；(2) 根据给定的因果关系，列出真值表；(3) 用卡诺图或代数化简法求出最简的逻辑表达式；(4) 根据表达式，画出逻辑电路图，用标准器件构成电路；(5) 最后，用实验来验证设计的正确性3．心得体会掌握好相关元器件的知识点，根据实际情况来设计电路，要细心，要有分寸。
要学会规整电路，要学会通过真值表来判断自己的电路图是否出错，并找出相应的错误。