Allegro线宽、间距、等长、差分

A llegro 中的约束规则设置Allegrophan 刚好五个字w w w .p

c b b b s .c o m

修订记录日期

版本描述作者2008-12

V1.0初版，学完的总结。适用于Cadence 15.5版本。Allegrophan 2009-09-08

V1.1小改，修改部分措辞Allegrophan 2009-10-14V1.2小改，更正、修改几个错漏之处。添加一些说明性文字。

感谢群里的佳猪、梦姑娘等朋友的指正！Allegrophan

w w w .p c b b b s .c o m

目录

一：Physical （Line/vias ）rule 物理特性（线宽和过孔）约束设置：.............41）“Set values”设置约束特征值....................................................................52）“Attach property ”绑定约束.....................................................................63）“Assignment table ”约束规则分配........................................................8二“Spacing rule”间距约束设置...........................................................................91）“Set values ”设置约束特征值................................................................92）“Attach property ”绑定约束.................................................................103）“Assignment table ”约束规则分配......................................................11三Constraint areas 区域约束设置......................................................................12四Allegro 中走线长度的设置............................................................................131）差分线等长设置......................................................................................132）一组Net 等长..........................................................................................163）XNet 等长................................................................................................17w w w .p c b b b s .c o m

线宽、线距、区域的约束主要在“Constraints Sys ”中设置，点击“Setup/Constraints ”或点击图标打开“Constraints Sys ”窗口，如下：

“Constraints Sys ”窗口分两个级别，第一级别有两类：Standard design rules 和Exte Extended nded design rules 。Standard design rules 仅有一级分类，点击“Set standard values ”设置默认约束值，如下：

w

w .

这里可以设置默认值，窗口中所有设置值各自分属于spacing rule 和Physical rule 中名为“Default ”的约束集。

“Extended design rules ”下一级分为三类不同约束设置：Spacing rule 间距约束设置、Physical （Line/vias ）rule 物理特性（线宽和过孔）约束设置和Constraint areas 区域约束设置。它们的下一级分类其实是具体约束设置的操作步骤，分别有：“Set values ”、“Attach property ”、“Assignment table ”和“Set DRC modes ”。

一：Physical （Line/vias ）rule 物理特性（线宽和过孔）约束设置：

我们以以下的DDR2部分的线宽要求为例进行设置：单端阻抗50Ω，差分阻抗100Ω。表中的间距是指一对差分线P 和N 之间的Air Gap 间距，其中B ）的线宽线距可用于Neck mode 在BGA 区域的出线。

w

w w .p c b b b s .c o

1）“Set values ”设置约束特征值

在窗口上方空白处填入新约束名称，然后点击“ADD ”，新的约束就产生了，接下来就按部就班在相应栏填入需要的值。由于DDR2有单端线、差分线两种，我们可以相应的设置两种Physical 特性如：DDR2_50OHM ，DDR_100OHM 。如下图所示：过孔规格在“Via list property ”中设定，一般设定在默认约束规则下。在左侧数据库可用via 列表中点击所需规格钻孔，右侧“Current via list ”就会显示选中钻孔，可多选。w

w w .p c b b b s .c o m

Min line widht ：最小线宽Max line widht ：最大线宽，填0=∞Min neck widht ：Neck 模式最小线宽Max neck length ：Neck 模式最大走线长度DiffPair primary gap ：首选差分间距（单端线可不填）DiffPair neck gap ：Neck 模式差分间距（单端线可不填）2）“Attach property ”绑定约束

“Attach property ”是绑定约束的操作，操作对象是信号（以net 名来区分），将相应类别的约束名称与信号绑定，该信号就会遵循绑定约束的设定。点击后可以直接框选板上各Net 选取，也可以点击右侧的more ，在弹出的“Find by Name or Preoperty ”选择框中选取。“Name filter ”处填写要绑定的Net 名，“?”可以代替任意一个字符，“*”可以代替任意长字符，如我们要给DDR2的DQS 差分线添加“DDR_DQS ”的“Net_Physical_Type ”属性，就可以输入“*dqs*”，就可以将所有DQS 、DQS#的Net 过滤出来，如图：w w w .p c b b b s .c o m