4or7进制计数器

《电子设计基础》课程报告

设计题目：4\7进制计数器

学生班级：****

学生学号：****

学生姓名：****

指导教师：****

时间：****

西南科技大学

信息工程学院

课程设计报告评分表

实验二EDA软件简介

一、实验目的

1.了解电子电路仿真软件Multisim的基本应用；

2.了解电子电路设计软件Protel的电路图编辑基本应用；

3.了解电子电路设计软件Protel的PCB编辑基本应用。

二、实验内容

三、1、使用Multisim对LED闪烁灯电路进行仿真

2、使用Altium Designer对LED闪烁灯电路原理图进行编辑

3、使用Altium Designer对LED闪烁灯电路的PCB进行编辑

Multisim进行仿真时的原理图的设计以及元器件的放置、仿真时各个数据的记录方式以及示波器、万用表的使用，数据的测量方法。

在用Altium Designer进行原理图的编辑，元器件的放置以及线路的连接以及主要必须总线的放置以及网络标号的合理利用使得原理图看起来更加简洁清晰。

实验小结

初步了解了Multisim软件的使用仍需要大量的实际操作才能熟练应用软件进行仿真。AD对原理图的放置只了解了大概，使用AD制作PCB板时仍然不能熟练的布线

实验日期：

实验三焊接训练

一、实验目的

1.了解电子焊接的基本知识；

2.初步掌握手工焊接的基本方法和技术。

二、实验内容

1、了解PCB板的制作过程，弄懂PCB板上的点、线、面、层、字符的功能和含义。

2、辨认普通的小功率碳膜电阻、独石电容（无极性）、电解电容（有极性）、二极管、三极管和它们的外引线极性，辨认简单的集成电路芯片及其管脚排序方式；

3、记录实验中“直接标注法”和“色码标志法”小功率碳膜电阻的标称值，用数字式万用表测量电阻并和标称值进行比较；

4、记录实验中电解电容（直接标注法）和独石电容（数码表示法）的标称值（各两个）。

5、将电烙铁插头插入实验桌电源插座，加热电烙铁。电源位置的选择应以电源线不影响焊接操作为准。

6、对要焊接的插脚式元件的外引线进行去氧化层、镀锡处理（如果是插脚没有氧化的新元件则不需要做此处理），并根据焊点的距离将元器件插脚定型。

7、按焊接技术要求将元件焊接到PCB板上，注意各元件位置和它们的标志朝向要有一致性，以方便辨读。焊接完成后用斜口钳将多余的外引线剪除。

8、在通用PCB板上首先焊接电阻六个

焊接时我们应注意握拿电烙铁的姿势和焊丝拿法，电烙铁头给PCB板焊盘和元件管脚要同时加温，要边加温边给锡，要控制好给锡量，不要抹焊，要让它自行流满焊盘，焊点饱满而不多，焊点光亮而没有沙眼气孔，不能有虚焊，不能有裂纹，也不能有桥接和拉尖，更不能有短路。良好的焊点的结合面要显弯月型

三、实验总结

第一次进行焊接试验了解了基本的焊接原理，初次接触了焊接工具进行了最基本的焊接操作，为以后的学习PCB板的制作打下了基础

实验日期：

实验四小电路装焊与调测

一、实验目的

1.初步掌握电路装配的基本方法和要求；

2.熟悉焊接工艺；

3.掌握电路调试的基本步骤与技巧。

二、实验内容

1使用已经制作好的PCB板按照试验原理图进行焊接

2器材：PCB板

发光二极管

4.7μF电容器

9014三极管

电阻130Ω,130kΩ3个27kΩ130kΩ

电压U=4.99V

I max=13mA,I min=0mA

变化渐亮至渐暗

频率?=1Hz

三、实验总结

使用已经制作好的PCB板和现成的原理图制作PCB板，更加直观的了解了PCB板的制作过程，将原理图与PCB板更加有效地结合在一起，熟悉焊接的过程，并且了解了其与原件的辨别与使用

实验日期：

实验五EDA软件应用

一、实验目的

1.初步掌握基于Multisim软件的仿真方法；

2.初步掌握基于Altium Designer软件的电路图编辑方法；

3.初步掌握基于Altium Designer软件的PCB编辑方法。

二、实验内容

LED闪烁灯电路的Multisim原理图仿真

LED闪烁灯电路的Altium Designer原理图

LED闪烁灯电路的Altium Designer PCB图纸丝印层

底层

顶层

1.电路中，有些元器件安装有方向性，请问如何确定这些元器件的方向？答：对于电解电容，正极的一边有一点平的一侧，对于三极管9014，平的一面和圆的一面在PCB板上有标注，对于LM358，接有缺口的一边和有小圆点的一侧，LED长脚的为正极。

2.U1A及其外围元件构成何种电路单元？

答：积分电路。

3.U1B及其外围元件构成何种电路单元？

答：滞回比较器。

4.R1和R2的作用是什么？

答：R1和R2的作用是分压

5.T1的作用是什么？

答：放大电路

6.R6的作用是什么？可以省去不用吗？

答：R6是一个保护电阻，防止LED灯因电压过大被烧毁，可以省去7.C2、C3和C4的作用是什么？

答：提供稳定的电压，减小输入电源电压的波动对电路的影响

8.J1连线的作用是什么？

答：J1为电源连接端口，引脚1接电源正极，引脚2接电源负极。9.若T1的基极改接到U1B的输出端U1-7，电路的工作状态有什么改变？

答：电路的工作状态将会变化，由放大器变为运算器。

10.若要改变LED的闪烁频率，可调整哪些元件参数？怎样调整？

答：可以调整电容容量，改变电阻阻值。若要使闪烁频率加快，就增加电容容量，减小电阻阻值。

三，实验总结

通过本次实验，对于Multisim 软件，已经AD软件都有了初次的学习已经认识，两者之间联系的应用也让我对于电子技术的认识有了比较大的进步，但也明显的看到了自己的不足，还需要提高的地方。在应用软件的过程中，尤其感觉到对于知识的掌握熟练程度的不够，在软件的各个细节方面的认识，也不具备科学的严谨态度，这也是自己需要反复练习的，最后，希望自己再拥有知识的前提下，不断创新应用，巩固提高，在老师的教学指导下，一定能有长足的进步，并把我的课程设计做好，在以后的学习中，只是一次非常难得的宝贵的经验。

实验日期：

课程设计报告

一、设计任务及要求

1、题目：4/7进制计数器设计：数码管显示，用开关切换两种进制（采用4516）

2、要求：a、数码管显示计数状态

b、用开关对两种进制进行转换

c、计数脉冲由外部提供

二、设计内容

1、课题分析

由题目及其要求分析可知，需要采用4516BD来进行设计4进制和7进制，用开关来转换两种进制可以用一个单刀双掷开关来进行实现，计数状态用数码管显示需要使用七段式数字显示器，来进行显示时需要译码器进行译码，为了方便，采用COMS系列的4511BD来进行译码。在进行计数之前，为了方便进行计数，采用置数法，使计数器从0开始计数。

2、系统方案选择

在进行计数器的设计时，4进制计数器有4个状态，而4516BD在计数的过程中有16个状态，因此要设法跳过多余的12个状态，而7进制计数器只有7个状态，也有9个多余的状态，然而由于4516BD有一个异步主复位端口ＭＲ，因此采用反馈清零法可以较方便的实现去除多余的状态。

在进行反馈清零时还需要用到组合逻辑电路，可用74LS20来实现。

3、电路的设计与计算

（1）主要元器件功能及参数

A、二进制加\减计数器4516

4516BD是一个边沿触发同步上升/下降4位二进制计数器的时钟输入（CP），向上/向下计数控制输入（UP / DN），低有效计数使能输入（CE），异步高电平并行负载输入（PL），四个并行输入（P0以P3），四并行输出（O0到O3），低电平有效终端数输出（TC），和压倒一切的异步主复位输入（MR）。

4516BD 引脚图

4516BD 功能图

沿

B、7段锁存译码驱动器4511

7段锁存译码驱动器4511是在同一单片结构上由COS\MOS逻辑器件和N-P-N双极型晶体管器件构成，这些器件的组合使4511具有低静态耗散和高抗干扰及源电流高达25mA 的性能。当使用外部转换电路时，七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平，可多路转换盒显示

不同的信号

4511引脚图

4511功能表

4511动态工作条件（T=25 C）

C、七段式数字显示器

七段式数码显示器是目前使用最广泛的一种数码显示器。这种数码显示器有分布在同一平面的七段可发光的线段组成，可用来显示数字、文字、符号。最常用的七段数码显示器有半导体数码管和液晶显示器两种。根据发光二极管的连接形式不同，分为共阴极显示器和共阳极显示器（如图）。共阴极显示器将七个发光二极管的阴极连接在一起，作为公共端。在电路中，将公共端接于低电平，将某段二极管的阳极为高电平时，相应段发光。共阳极的显示方式和共阴极相反。

D、74LS20

74LS20为双四输入与非门Y1=A1B1C1D1,Y2=A2B2C2D2

74LS20逻辑图

74LS20动态参数（T=25 C ）

(2)电路的设计

A 、利用4516通过反馈清零法来进行4进制电路设计 4进制计数器状态图

0000 0001 0100

0011 0010

由上图可知0100为过渡状态，即0100这个状态会在极短的瞬间出现，在主循环中未加粗表示，由上面介绍4516时可知，MR 为高电平时复位，因此，直接可通过其输出端O 2产生的信号为反馈信号到MR 端来进行清零。 B 、利用4516通过反馈清零法来进行7进制电路设计 7进制计数器状态图

0000 0001 0010 0011

0111

0110

0101 0100

由上图可知0111为过渡状态，即0111这个状态会在极短的瞬间出现，在主循环中未加粗表示，由上面介绍4516时可知，MR 为高电平时复位，因此，直接可通过其输出端O 0、O 1、O 2产生的信号为反馈信号到MR 端来进行清零。

由于其清零时需要三个信号同时作用，故采用组合逻辑电路来实现。则控制信号为Y= O 2O 1O 0

当使用74LS00时会产生竞争冒险现象，故采用74LS20一个芯片来实现组合逻辑电路。组合逻辑电路原理图

74LS40D

C 、通过置数法来设置计数时的初始的0状态

由4516有置数端PL ，可由一个开关控制初始状态，接到PL 端，输入端全部接地，用来使计数器初始状态为0。开关闭合，计数器归零，停止计数，开关打开，计数器从零开始计数。

D 、4\7进制可由一个单刀双掷开关来进行转换，控制信号接到4516的MR 端

如上图所示，由一个单刀双掷开关来进行4\7进制的转换。

如上图所示，将计数的结果由7段的数码管显示，数码管的每个端口串接330欧姆的电阻用来保护数码管。

4进制状态

4、仿真及结果分析

选择一个方波信号发生器作为输入信号源；CP

由Multisim仿真，得到实验波形

初始置0

开关闭合，未进行计数

上图为4进制的脉冲信号及输出端的波形图，从上图可以看出，在20ms以前，置0开关关闭，虽然有脉冲信号，但是并没有进行计数，从20ms后，开关打开开始计数，为第一个状态0000，后面的三个状态依次为0001、0010、0011，形成了0~3四个状态的转换，构成了一个4进制计数器。

进制计数器波形显示

初始置0开关闭合，未进行计数

7进制计数器波形显示

脉冲

上图为7进制的脉冲信号及输出端的波形图，从上图可以看出，在20ms以前，置0开关关闭，虽然有脉冲信号，但是并没有进行计数，从20ms后，开关打开开始计数，为第一个状态0000，后面的三个状态依次为0001、0010、0011、0100、0101、0110，形成了0~3四个状态的转换，构成了一个4进制计数器。

5、电路原理总图

Multisim 仿真原理图

U 2

Altium Designer原理图

6、PCB设计丝印层

底层

74ls160构成n进制计数器应用

实验74ls160组成n进制计数器一、实验内容 1．掌握集成计数器的功能测试及应用 2．用异步清零端设计6进制计数器，显示选用数码管完成。二、演示电路 74LS160十进制计数器连线图如图1所示。图1 74LS160十进制计数器连线图 74161的功能表如表1所示。由表1可知，74161具有以下功能： ①异步清零当CR（CLR’）=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。 ②同步并行预置数在CR=1的条件下，当LD(LOAD’)=0、且有时钟脉冲CP 的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被Q0～Q3所接收。由于这个置数操作要与CP 上升沿同步，且D0、D1、D2、D3的数据同时置入计数器，所以称为同步并行置数。 ③保持在CR=LD=1的条件下,当EN T=EN P=0,即两个计数使能端中有0时,不管有无CP脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当EN P=0, EN T=1时，进位输出C也保持不变；而当ENT=0时，不管EN P状态如

何，进位输出RCO=0。 ④ 计数当CR =LD =EN P =EN T =1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，R CO 端从高电平跳变至低电平。可以利用R CO 端输出的高电平或下降沿作为进位输出信号。连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。三、用160和与非门组成6进制加法计数器-用异步清零端设计 74160从0000状态开始计数，当输入第6个CP 脉冲（上升沿）时，输出Q 3 Q 2 Q 1 Q 0＝0110，此时03Q Q CR ==0，反馈给CR 端一个清零信号，立即使Q 3 Q 2 Q 1 Q 0返回0000状态，接着,CR 端的清零信号也随之消失，74160重新从0000状态开始新的计数周期。反馈归零逻辑为代码中为1的Q 相与非。n n Q Q CR 12= 电路如图2所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。

60进制计数器

电子技术基础实验课程设计 60进制计数器学期：2015-2016（一）班级：电自1418 姓名：张垚学号：2014302010933 日期：2015年12月30日

一、实验目的（一）掌握中规模集成计数器74LS161的引脚图和逻辑功能。（二）熟悉555集成定数器芯片的引脚图。（三）利用74LS161和555定时器构成60进制计数器。（四）在Multisim软件中仿真60进制计数器。二、实验内容（一）集成计数器74LS161逻辑功能验证。（二）用555定时器构成多谐振荡器。（三）用两片74LS161和555定时器构成60进制计数器。三、集成计数器介绍（一）集成计数器74LS161管脚介绍 74LS161是4位二进制同步加法计时器。图1为它的管脚排列图，集成芯片74LS161的CLR是异步清零端（低电平有效），LOAD是异步预置数控制端（低电平有效）。CLK是时钟脉冲输入端，RCO是进位输出端，ENP、ENT 是计数器使能端，高电平有效。A、B、C、D是数据输入端；QA、QB、QC、QD是数据输出端。图1 74LS161管脚排列图（二）集成计数器74LS161功能介绍由表1可知，74LS161具有以下功能： 1．异步清零。当CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“0”。 2．同步预置数。当CLR=1、LOAD=0且在CP上升沿作用时，计数器将ABCD 同时置入QA、QB、QC、QD,使QA、QB、QC、QD=ABCD。

3．保持（禁止）。CLR=LOAD=1且ENP、ENT=0时，无论有无CP脉冲作用，计数器都将保持原有的状态不变（停止计数）。 4．计数。CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。表1 74LS161功能表四、用555定时器构成多谐振荡器（一）多谐振荡器的构成由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（THR脚）和低电平触发端（TRI脚）并接后接到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。（二）工作原理由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。这时，电源经R1，R2对电容C充电，使电压按指数规律上升，当上升到（2/3）Vcc时，输出为低电平，放电管V1导通，把从（1/3）Vcc 上升到（2/3）Vcc由于放电管V1导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态，其维持时间的长短与电容的放电时间有关，随着C的放电，下降，当下降到（1/3）Vcc时，输出为高电平，放电管V1截止，Vcc再次对电容C充电，电路又翻转到第一暂稳态。

做一个五进制的加减法计数器

做一个五进制的加减法计数器标准化管理部编码-[99968T-6889628-J68568-1689N]

一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用JK触发器实现。第一步：根据要求进行逻辑抽象，得出电路的原始状态图。取输入数据变量为X，检测的输出变量为Z，该电路的功能是五进制计数器。当X=1时，计数器作加“1”运算，设初态为S 0。状态由S 做加1运算，状态转为S 1，输出为0；状态S 1 做加1运算，转为状态S 2 ，输出为0；状态S 2做加1运算，转为状态S 3 ，输出为0；状态S 3 做加1运算，转为状态S 4 ，输出为0；当状态S 4继续做加1运算时，状态由S 4 转到S ，输出为1。当X=0 时，计数器作减“1”运算。状态由S 做减1运算，此时产生借位，状态转为 S 4，输出为1；状态S 4 做减1运算，转为状态S 3 ，输出为0；状态S 3 做减1运算，转为状态S 2，输出为0；状态S 2 做减1运算，转为状态S 1 ，输出为0；状态S 1做减1运算，状态由S 1 转为状态S ，输出为0。由此得出状态转换图：第二步：状态编码。该电路是五进制计数器，有五种不同的状态，分别用S 0、S 1 、S 2 、S 3 、 S 4 表示五种状态，这五种状态不能作状态化简。在状态编码时，依据 2n+1

计数进制可变的计数器设计

数字电子技术基础自主实验班级：1201106 学号：1120110618 姓名: 陈振鑫

姓名班级学号实验日期节次教师签字成绩实验名称：计数进制可变的计数器设计一、实验目的利用74LS138（3线－8线译码器），74LS253（4选1数据选择器），74LS161（同步十进制加法计数器）三个芯片组合，利用清零法组成模数可以改变的加法计数器。二、实验设备名称，型号 1.实验电路箱 2.直流稳压电源 3.74LS138、74LS253 、74LS161等芯片 4.导线若干 5.数字万用表 74ls138 74ls161

74ls253 三、实验电路图四、设计思路及方案设计思路：将计数器的输出作为译码器的输入端，译码数通过数据选择器，输出低点平，利用同步十进制加法计数器74LS161的清零端将计数器清零。设计方案：电路图如图上图所示，74LS161计数器输出端QdQcQbQa分别与74LS138的输入端B0B1B2和输入使能端E2（高电平有效）相连，译码器的输出端Y0Y1Y6Y7与四选一数据

选择器输入端相连，输出端与计数器清零端相连。当E3＝1，B2B1B0从000到111变化时Y1～Y7分别被选中，当MN分别取00～11时，便可实现改变计数器当进制。五、实验步骤 1.检查导线通断后按电路图连好电路，QdQcQbQa端接数码显示管，CP端接手动计数脉冲，MN端设为00，检查无误后接通电源； 2.接通电源连续发动计数脉冲至CP端，观察数码显示，使计数器进入主计数循环； 3.按表测量并记录数据； 4.分别设MN＝01，10，11，重复上述步骤； 5.分析实验结果。六、仿真结果

做一个五进制的加减法计数器

一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用J K 触发器实现。第一步：根据要求进行逻辑抽象，得出电路的原始状态图。取输入数据变量为X，检测的输出变量为乙该电路的功能是五进制计数器。当X=1时，计数器作加“ 1”运算，设初态为S o。状态由S o做加1运算，状态转为S i，输出为0;状态S i做加1运算，转为状态S2,输出为0;状态S2做加1运算，转为状态S3,输出为0；状态S3做加1运算，转为状态S4,输出为0；当状态S4继续做加1 运算时，状态由S4转到S0,输出为1。当X=0时，计数器作减“1”运算。状态由S0 做减1运算，此时产生借位，状态转为S4，输出为1；状态S4做减1运算，转为状态S3,输出为0；状态S3做减1运算，转为状态S2,输出为0；状态S2做减1运算，转为状态S1,输出为0;状态S1做减1运算，状态由S1转为状态 S0,输出为0。由此得出状态转换图：第二步：状态编码。该电路是五进制计数器，有五种不同的状态，分别用S0、S1、S2、S3、S4表示五种状态，这五种状态不能作状态化简。在状态编码时，依据2n+1

第三步：求出输出方程，状态方程和驱动方程（控制函数）。用 JK触发器构成逻辑电路，JK触发器的特性方程Q2n Q1n 00 01 Q n+1=J Q n+ K Q n。 XQ3n 00 01 11 10 1 000 0 X X X 1V X n 0000 00011110 (1) Q2n Q1n _________ (b) Q3n+1=X Q2 Q1n+ X Q3n Q2n Q1n 2n Q1n 00 01 11 10 1000 X X X 0X A X 00u0 状态转换表如下: 1 1 10 XQ3 00 01 11 10 Z=X Q n3 + X Q3 1n XQ3

五进制计数器

实验报告课程名称：电子技术基础2 第7 次实验实验名称：同步时序电路逻辑设计实验时间：2013 年11 月10 日实验地点：机号学号：姓名：教师姓名：评定成绩：

实验7 同步时序电路逻辑设计一、实验目的： 1．掌握同步时序电路逻辑设计过程。 2．掌握实验测试所设计电路的逻辑功能。 3．学习EDA软件的使用。二．实验仪器：序号芯片或器材名称型号 1 主从JK触发器JKFF 2 二输入与门组件AND-2 3 BCD数字显示译码器7SED-B 三、实验原理：同步时序电路逻辑设计流程图如图7-1 所示。其主要步骤有： 1．确定状态转移图或状态转移表

根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表。 2．状态化简将原始状态转移图或原始状态转移表中的多余状态消去，以得到最简状态转移图或状态转移表，这样所需的元器件也最少。 3．状态分配这是用二进制码对状态进行编码的过程，状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响电路的复杂程度。状态分配是否合理需经过实践检验，因此往往需要用不同的编码进行尝试，以确定最合理的方案。 4．选择触发器通常可以根据实验室所提供的触发器类型，选定一种触发器来进行设计，因为同步时序电路触发器状态更新与时钟脉冲同步，所以在设计时应尽量采用同一类型的触发器。选定触发器后，则可根据状态转移真值表和触发器的真值表作出触发器的控制输入函数的卡诺图，然后求得各触发器的控制输入方程和电路的输出方程。 5．排除孤立状态理论上完成电路的设计后，还需检查电路有否未指定状态，若有未指定状态，则必须检查未指定状态是否有孤立状态，即无循环状态，如果未指定状态中有孤立状态存在，应采取措施排除，以保证电路具有自启动性能。经过上述设计过程，画出电路图，最后还必须用实验方法对电路的逻辑功能进行验证，如有问题，再作必要的修改。时序电路的功能测试可以用静态和动态两种方法进行，静态测试由逻辑开关或数据开关提供输入信号，测试各级输出状态随输入信号变化的情况，可用指示灯观察，用状态转移真值表或功能表来描述。动态测试是在方波信号的作用下，确定各输出端输出信号与输入信号之间的时序图，可用示波器观察波形。在实际的逻辑电路设计中，以上的设计过程往往不能一次性通过，要反复经过许多次仿真调试，才能符合设计要求，既费时费力，又提高了产品的成本，而且，随着电路的复杂化，受工作场所及仪器设备等因素的限制，许多试验不能进行。为了解决这些问题，很多国内外的电子设计公司推出了专门用于电子线路仿真和设计的“电子设计自动化（EDA）”（Electronics Design Automation）软件，例如Proteus,电子产品设计人员利用这个软件对所设计的电路行仿真和调试，一方面可以验证所设计的电路是否能达到设计要求的技术指标，另一方面又可以通过改变电路中元器件的参数，使整个电路性能达到最佳。四、实验内容：要求：设计一个自然二进制码的五进制计数器实验步骤： ①画出状态图该电路无输入，只要对触发脉冲进行计数，所以状态图已经确定。根据题意画出自然二进制码的5进制状态图。

数字电路设计--------二十四进制计数器

数字电路设计姓名：*** 学号：****************** 班级：电信111 专业：电子信息科学与技术一．设计题目二十四进制计数器的设计二．设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。三．设计任务（1）完成一个二十四进制的计数器。（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。23显示后，又从00重新开始计数。四．设计思路与原理（一）设计思路框图 →→→ → （二）LED简介 LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）

所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。其真值表如下：

（三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源五．电路图仿真二十四进制计数器电路仿真

六．心得体会通过这一次的数字电路设计，是我更深的了解到了数字电路的基础知识，电路分析与计算的方法。利用仿真软件对电路进行一系列的分析仿真，更加抽象的将理论知识与实际电路结合在一起，加深了对数电一些基本定理的理解与运用。虽然在这学期中，数字电子技术基础学的不是很好，但是在这次的课程设计中通过同学的帮组还是完成了。虽然做的不是很好，但是从中也让我明白了：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。和查阅材料，保持着一个积极向上的心态，发挥我们自己的主观能动性和创造了才能让我们做的更好。在这次课程设计中让我学到了很多东西，在经过我们一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，让我们有了一定的基础可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。

数字电子技术课程设计-同步五进制加法计数器-D触发器JK触发器

长沙学院课程设计说明书题目同步五进制加法计数器系(部) 电子与通信工程专业(班级) 电气工程及其自动化姓名黄明发学号*********** 指导教师瞿瞾起止日期 5.21-5.25

数字电子技术课程设计任务书(5) 系（部）：电子与通信工程系专业：电气工程及其自动化指导教师：瞿曌课题名称同步五进制加法计数器电路设计设计内容及要求试用触发器设计一个同步五进制加法计数器。应检查是否具有自启动能力。设置一个复位按钮和一个启动按钮。采用数码管显示计数器的数值。设计工作量1、系统整体设计； 2、系统设计及仿真； 3、在Multisim或同类型电路设计软件中进行仿真并进行演示； 4、提交一份完整的课程设计说明书，包括设计原理、仿真分析、调试过程，参考文献、设计总结等。进度安排起止日期（或时间量）设计内容（或预期目标）备注第一天课题介绍，答疑，收集材料第二天设计方案论证第三天进行具体设计第四天进行具体设计第五天编写设计说明书教研室意见年月日系（部）主管领导意见年月日长沙学院课程设计鉴定表

姓名黄明发学号20100 42213 专业电气工程及其自动化班级 2 设计题目同步五进制加法计数器指导教师瞿瞾指导教师意见：评定等级：教师签名：日期：答辩小组意见：评定等级：答辩小组长签名：日期：教研室意见：教研室主任签名：日期：系（部）意见：系主任签名：日期：说明课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类；

目录课程设计的目的 (4) 课程设计内容及要求 (4) 课程设计原理 (4) 课程设计方案步骤 (4) 建立状态图 (5) 建立状态表 (5) 状态图化简、分配，建立卡诺图 (5) 确定状态方程以及激励方程 (5) 绘制逻辑图，检查自启动能力 (6) 绘制逻辑电路图并仿真 (6) 观察时序电路逻辑分析仪，调节频率 (6) 课程设计的思考与疑问 (7) 课程设计总结 (8) 参考文献 (8)

设计任意进制计数器

设计任意进制计数器一、实验目的掌握中规模集成计数器的使用方法及功能测试方法。二、实验内容及要求采用（74LS192）复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。三、设计过程 74LS192是中规模同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图所示。74LS192（CC40192）的功能如下表所示。 1234A B C D 4 3 2 1 D C B A 161514131211109 Vcc D CR BO CO LD D D D Q Q CP CP Q Q GND 12345678 D 1 1 023 3 u2 74LS192 CR：清除端CP u：加计数端 LD ：置数端CP D：减计数端 CO ：非同步进位输出端 BO ：非同步借位输出端 D3、D2、D1、D0：数据输入端 Q3、Q2、Q1、Q0：输出端 74LS192引脚排列图表74LS192（CC40192）的功能输入端输出端功能 CR LD CP u CP D D3 D2 D1 D0 Q3 Q2 Q1 Q0 1 ×××××××00 0 0 清零 0 0 ×× d c b a d c b a 置数 0 1 ↑ 1 ××××0000~1001加计数1001时CO=0 0 1 1 ↑××××1001~0000减计数0000时BO=0 用M进制集成计数器可以构成N（任意）进制的计数器。通常用反馈清零法和反馈置数法。当计数器的计数N＞M时，则要用多片M进制计数器构成。其计数规律为：当低位计数器没有达到计数的最大值时，如74LS192的1001时，其高位芯片应处于保持状态，只有当低位芯片计数达到最大值时，给相邻的高位芯片计数器发一个信号，使其脱离保持状态，进入计数状态。现以233为例为计数容量进行设计。由于233为三位数，因此需用三块74LS192。 1、清零法： CR（R D）＝（Q1Q0）百（Q1Q0）拾（Q1）个初态：0000 终态：233－1＝232即：0010 0011 0010 状态转换图：（略）

七进制加法计数器电路设计

信息工程分院课题名称：集成计数器及其应用班级：14电子信息工程技术1班学生姓名：邱荣荣学号： 18 指导教师：王连英完成时间：2015年5月19日设计报告

七进制计数器电路设计 1.设计要求 a.分别采用反馈清零和反馈置数的方法 b.用同步十进制加法计数器74LS160(或同步4位二进制加法计数器74LS161)、三3输入与非门74LS10、4511、共阴七段数码LED 显示器设计七进制计数器。 2.设计原理 a.使用4位同步二进制计时器74LS161设计反馈清零加法计数器由74LS160是模16加法计数器、M=16，要设计制作的是七进制加法计数器、N=7，M>N ，需一块74LS161,且74LS161具有异步清零(低电平有效)功能。从初始状态开始，七进制加法计数器的有效循环状态:0000、0001、0010、0011、0100、0101、0110等七个。其最后一个，在下一个状态所对应的数码是:0111。所以，异步清零的反馈数210)0110()7(===N S N 。利用74LS161的异步清零(低电平有效)功能有,反馈数012Q Q Q CR =。据此有反馈清零法，由74LS161七进制加法计数器循环转换状态换图2.1.1所示，仿真电路如图2.1.2所示。 2.1.1 反馈清零七进制加法计数器循环转状态换图

b.使用4位同步二进制计时器74LS161设计反馈置数加法计数器对于74LS161而言，取七进制加法计数器的有效循环状态，是使用74LS161十个有效状态中任意连续的七个，例如是:0010、0011、0100、0101、0110、0111、1000。设预置数输入端0123D D D D 则对应的预置数码0123d d d d 为0010，则从0010开始，其最后一个循环状态所对应的数码是:1000，所以此时，同步置数的反馈数2)1000(=S 。有,3Q LD =。据此有，74LS160反馈置数法设计七进制加法计数器循环转换状态换图2.2.1所示，仿真电路如图2.2.2所示。———实验证据如图00所示图2.1.2 反馈清零法七进制加法计数器仿真电路 2.2.1 反馈置数七进制加法计数器循环转状态换图

设计一个24进制计数器(时序逻辑电路设计实验 )

阶段性考核之三：【平时成绩15分】时序逻辑部分设计型实验报告实验题目设计一个24进制计数器学生姓名班级学号任课教师实验成绩完成时间2015年07月20号

实验题目设计一个24进制计数器实验目的本次实验要求学生设计一个24进制计数器电路。其目的在于： 1.使学生学会用555定时器自行产生时钟脉冲的设计方法； 2.使学生深入理解用已有集成计数器实现任意进制计数器的设计过程，并用数码管显示相应数字； 3.进一步锻炼学生的动手实践能力。具体实验要求选用4位二进制集成计数器74LS161设计一个24进制计数器。 1.试用整体清零法仿真实现上述24进制计数器； 2.试用整体置数法仿真实现上述24进制计数器。 3.要求用实物搭接时实现上述1、2中任意一种情况即可。 4.24进制要求必须用74LS161实现，不允许用74LS160。 5.用数码管显示24个状态对应的十进制数 6.在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。 7.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】设计过程一．用555定时器实现秒脉冲的设计过程 555 定时器是一种模拟和数字功能相结合的中规模集成器件。R是复位端，当其为0时，555输出低电平，平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出2/3VCC作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。对于555定时器构成的多谐振荡电路所产生的脉冲的周期，依据公式周期T=（R1+2R2）Cln2 可以求得，当C2为0.01uF，若C1取22uF，可计算出R1+2R2=66kΩ时可得到周期为1s,频率为1Hz的振荡信号，所以令R1=34kΩ，R2=16kΩ。二．整体清零法实现24进制计数器 1．设计过程：要实现整体清零，就要利用R D 端进行清零（在实际器件的端口是CLR端），即将24 进制最终清零信号分别接入两个74LS161芯片的R D 端，以实现整体清零，考虑到清

《设计任意进制计数器》的实验报告

实验八设计任意进制计数器一、实验目的掌握中规模集成计数器的使用方法及功能测试方法。二、实验内容及要求采用（74LS192）复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。三、设计过程用M进制集成计数器可以构成N（任意）进制的计数器。通常用反馈清零法和反馈置数法。当计数器的计数N＞M时，则要用多片M进制计数器构成。其计数规律为：当低位计数器没有达到计数的最大值时，如74LS192的1001时，其高位芯片应处于保持状态，只有当低位芯片计数达到最大值时，给相邻的高位芯片计数器发一个信号，使其脱离保持状态，进入计数状态。现以233为例为计数容量进行设计。由于233为三位数，因此需用三块74LS192。 1、清零法： CR（R D）＝（Q1Q0）百（Q1Q0）拾（Q1）个初态：0000 终态：233－1＝232即：0010 0011 0010 状态转换图：（略）

2、置数法：由于74LS192是具有异步清零、置数功能的十进制计数器，因此保留哪233种状态，方法有多种。下图是其中两种置数法。犹以最后一种使用器件最少，接线最为简单。方案一：方案三： LD＝（Q1Q0）百（Q1Q0 ）拾（Q2Q0）个（或LD＝CO）初态：0000（或1000－332＝668）终态：332－1＝331即：0011 0011 0001（或999）

四、实验用仪器、仪表数字电路实验箱、万用表、74LS192、74LS00、74LS20、74LS08等五、实验步骤 ①清零法： 1．检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。 2．按上图连接电路。LD、CP D分别接逻辑开关并置为高电平，百位（74LS192（3））、拾位、个位的Q 、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 3 时钟脉冲。检查无误后接通电源。 3．加入CP进行测试并检查结果是否正确，如有故障设法排除。 4．结果无误后记录数据后拆线并整理实验设备。实验证明，实验数据与设计值完全一致。设计正确。 ②置数法： 1.检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。分别接逻辑开关并置为高电平，百位（74LS192（3））、 2.按上图连接电路。CR、CP D 拾位、个位的Q 、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 3 时钟脉冲。检查无误后接通电源。

同步七进制加法计数器数字电子技能

目录 1 课程设计的目的............................................................12 计数器设计的总体框图......................................................13 计数器设计过程 (1) 3.1根据题意可画出该计数器状态图：.......................................13.2选择触发器，求时钟方程，画出卡诺图：.................................13.3根据卡诺图写出状态方程：.............................................33.4求驱动方程：.........................................................33.5检查电路能否自启动：.................................................44 173进制加法计数器 (4) 4.1写出和的二进制代码.............................................41 N S N S 5 设计的逻辑电路图. (4) 5.1同步七进制加法计数器.................................................45.2 173进制加法计数器...................................................56 设计的芯片原理图..........................................................66 实验仪器..................................................................77 总结与体会. (7) 参考文献 (8)

数字电路设计--------二十四进制计数器

数字电路设计姓名： *** 学号： ****************** 班级：电信 111 专业：电子信息科学与技术一．设计题目二十四进制计数器的设计二．设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。三．设计任务（1）完成一个二十四进制的计数器。（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。23显示后，又从00重新开始计数。四．设计思路与原理（一）设计思路框图 →→→ → （二）LED简介 LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。

其真值表如下：（三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源五．电路图仿真二十四进制计数器电路仿真

实验7 74ls160组成n进制计数器

实验7 74ls160组成n进制计数器一、实验内容 1．掌握集成计数器的功能测试及应用 2．用异步清零端设计6进制计数器，显示选用数码管完成。 3．用同步置0设计7进制计数器，显示选用数码管完成。二、演示电路 74LS160十进制计数器连线图如图1所示。图1 74LS160十进制计数器连线图 74161的功能表如表1所示。由表1可知，74161具有以下功能： ①异步清零当CR（C L R’）=0时，不管其他输入端的状态如何（包括时钟信号C P），计数器输出将被直接置零，称为异步清零。

②同步并行预置数在CR=1的条件下，当 LD(L O A D’)=0、且有时钟脉冲C P的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被Q0～Q3所接收。由于这个置数操作要与C P上升沿同步，且D0、D1、D2、 D3的数据同时置入计数器，所以称为同步并行置数。 ③保持在CR=LD=1的条件下,当E N T=E N P=0,即两个计数使能端中有 0时,不管有无C P脉冲作用，计数器都将保持原有状态不变 (停止计数)。需要说明的是，当E N P=0, E N T=1时，进位输出C 也保持不变；而当 E N T=0时，不管E N P 状态如何，进位输出 R C O=0。

④计数当 CR=LD=E N P=E N T=1时， 74161处于计数状态, 电路从0000状态开始，连续输入16个计数脉冲后，电路将从 1111状态返回到0000 状态，R C O端从高电平跳变至低电平。可以利用R C O端输出的高电平或下降沿作为进位输出信号。连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。三、用160和与非门组成6进制加法计数器-用异步清零端设计 74160从0000状态开始计数，当输入第6个C P脉冲（上

24进制计数器

24进制计数器的VHDL语言设计默认分类2008-01-11 09:55:57 阅读1772 评论4 字号：大中小摘要: 介绍了使用VHDL语言设计24进制计数器, 给出了功能仿真波形, 举例说明了实现电子设计自动化(EDA ) 的过程。关键词: VHDL语言; 24进制计数器; 功能仿真; 电子设计自动化一、前言： EDA技术的应用:电子EDA技术发展迅猛，逐渐在教学、科研、产品设计与制造等各方面都发挥着巨大的作用：在教学方面：让学生了解EDA的基本原理和基本概念、描述系统逻辑的方法、使用工具进行电子电路课程的模拟仿真实验并在作毕业设计时从事简单电子系统的设计，为今后工作打下基础。具有代表性的是全国每两年举办一次大学生电子设计竞赛活动。在科研方面：主要利用电路仿真工具进行电路设计与仿真；利用虚拟仪器进行产品调试；例如在CDMA无线通信系统中，所有移动手机和无线基站都工作在相同的频谱，为区别不同的呼叫，每个手机有一个唯一的码序列，CDMA基站必须能判别这些不同观点的码序列才能分辨出不同的传呼进程；这一判别是通过匹配滤波器的输出显示在输人数据流中探调到特定的码序列；FPGA能提供良好的滤波器设计，而且能完成DSP高级数据处理功能，因而FPGA在现代通信领域方面获得广泛应用。在产品设计与制造方面：从高性能的微处理器、数字信号处理器一直到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期的计算机模拟仿真、产品调试，而且也在P哪的制作、电子设备的研制与生产、电路板的焊接、朋比的制作过程等有重要作用。可以说电子EDA技术已经成为电子工业领域不可缺少的技术支持。 EDA技术发展趋势:EDA技术在进入21世纪后，，在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断更新、增加，使电子EDA技术得到了更大的发展，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。随着半导体技术、集成技术和计算机技术的迅猛发展，电子系统的设计方法和设计手段都发生了很大的变化。可以说电子EDA技术是电子设计领域的一场革本文用VHDL语言设计了一个24进制计数器, 举例说明利用VHDL语言实现电子设计自动化(EDA) 的过程二、24进制计数器的设计 24进制计数器设计VHDL语言： LIBRARY IEEE;

EDA 24进制计数器的设计

《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227 指导教师：高金定老师记分及评价：一、实验名称实验1：24进制计数器的设计二、任务及要求【基本部分】5分 1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。 2、要求具备使能功能和异步清零功能。 3、设计完成后生成一个元件，以供更高层次的设计调用。 4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。三、实验程序（原理图）四、仿真及结果分析

在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。五、硬件验证 1、选择模式：模式7 2、引脚锁定情况表：六、小结经过这次的实验工作，让我知道了许多的东西，也对QuartusII这个软件的一个初步认识及应用，也让我了解了许多在书本上所学不到的知识和技能，这为我们在以后的工作起了非常重要的作用。

进制计数器

《电子线路》课程设计报告一、设计目的本课程设计是脉冲数字电路的简单应用，在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、交通信号灯、红绿灯,还可以用来做为各种药丸,药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。本设计主要能完成：显示30秒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动功能；在直接清零时，数码管显示器灭灯；计时器为30秒递加计时其计时间隔为1秒；计时器递加计时到零时，数码显示器不灭灯。二、设计要求 1、具有显示30秒计时功能：（1）系统设置外部操作开关，控制计时器的直接清零、启动；（2）在直接清零时，要求数码管显示器灭灯；（3）计时器为30秒递加计时，其计时间隔为1秒；（4）计时器递加计时到30时，数码显示器不能灭灯。 2、设计任务及目标：（1）根据原理图分析各单元电路的功能；（2）熟悉电路中所用到的各集成块的管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；

（4）写出完整、详细的课程设计报告。三、原理框图（1）总体参考方案： 30秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、译码显示电路的显示等功能。图 1 30秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。译码显示电路由CD4026和共阴极七段LED显示器组成。（2）设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、译码显示电路的显示。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，计数实现计数功能；当启动开关断开时，计数器不工作。系统设计框图如图1所示。如果根据实验所提供的参考器件，还可在秒脉冲发生模块上做些变化，前者产生的脉冲周期直接是1秒；如果让其产生的秒脉冲频率为10Hz，触发脉冲输出的方波周期为0.1秒，再将该脉冲信号送到由74LS161构成的十分频器，由74LS161输出的脉冲周期为1秒，再将该信号送到计数器74LS161。如此就可得到两个方案，

同步七进制加法计数器——数字电子技术,

成绩评定表

课程设计任务书

目录 1.课程设计的目的 (2) 2.计数器设计的总体框图 (2) 3.计数器设计过程 (2) 4.序列脉冲设计的总体框图 (5) 5.脉冲序列设计过程 (5) 6.设计的仿真电路图 (10) 7.设计的芯片原理图 (11) 8.实验仪器 (12) 9.总结与体会 (12) 10.参考文献 (13)

1课程设计的目的 1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。 2．计数器设计的总体框图下图为同步七进制加法计数器示意框图图 1 3．计数器设计过程七进制同步加法计数器，无效态为：111 ①根据题意可画出该计数器状态图： 000 001 010 011 110 101 100 图 2 ②选择触发器，求时钟方程，画出卡诺图。 a.触发器：JK 边沿触发器三个 b.时钟方程：由于是同步计数器，故CP 0=CP 1=CP 2= CP c.卡诺图如下：

七进制同步加法计数器次态卡诺图： Q 图 3 次态Q n 12 +的卡诺图 n n 图 4 次态Q n 1 1+的卡诺图 n n 图 5

次态 Q n 10 +的卡诺图 Q 图 6 ③根据卡诺图写出状态方程：状态方程： Q n+1 2= Q n 2Q n 1+Q n 2Q n 1Q n 0 Q n+1 1 = Q n 1Q n 0+ Q n 2Q n 1Q n Q n+1 0 = Q n 1Q n 0+ Q n 2Q n 0 ④求驱动方程： JK 触发器特性方程为：1n n n Q JQ KQ +=+ 由此可以得出驱动方程： J 2=Q n 1Q n 0 K 2=Q n 1 J 1=Q n 0 K 1= Q n 2Q n J 0=Q n 1 Q n 2 K 0=1 ⑤检查电路能否自启动：将无效态（111）代入状态方程、输出方程进行计算，