数电大作业-一位十进制数8421BCD码加法器
实验二 一位8421BCD码加法器的设计
实验二一位8421BCD码加法器的设计一、实验目的1.理解四位加法器7483和四位比较器7485的工作原理及使用2.掌握一位8421BCD码加法器的工作过程3.进一步熟悉Quartus软件的使用，了解设计的全过程，二、实验内容1.采用画原理图的方法设计一位8421BCD码加法器。
要求使用四位加法器7483和四位比较器7485及必要的逻辑门电路。
三、分析过程7483是四位二进制加法器，其进位规则是逢16进1。
而8421BCD 码表示的是十进制数，进位规则是逢10进1。
用7483将两个1位BCD码相加时，当和小于等于9时，结果正确；当和大于9时，需加6进行修正。
实验中要求使用7483、7485及必要的逻辑门完成。
由于7483通过输出引脚C4 S3 S2 S1 S0输出二进制的和，7485是四位比较器，关键在于如何通过7483及7485的输出判断何时应对结果修正以及如何修正。
由于两个1位十进制数相加时，和的取值范围是0—18，将该范围内各数值对应的二进制数和8421BCD码列表，以便寻找何时应对结果修正以及如何修正从表中分析可得出如下结论：当7483输出的二进制数的和为0---9时，即S3 S2 S1 S0≤9时结果正确，不需修正；当和为10-----15时S3 S2 S1 S0＞9时，需加6修正，此种情况可将7483的输出S3 S2 S1 S0送入7485的输入引脚A3 A2 A1 A0，将1001（即9）送入7485另一组输入引脚B3 B2 B1 B0，若7485的输出A＞B=1，则说明需加6修正；当和为16、17、18时，结果需加6修正。
此种情况7483的输出S3 S2 S1 S0＜9，但C4=1。
综合以上分析，当7483输出的二进制数的和S3 S2 S1 S0＞9或C4=1时结果需修正。
此修正的条件可通过7485的输出A＞B和7483输出的C4通过逻辑或门（OR1）获得。
当OR1输出为1时需修正，当OR1输出为0时不需修正。
8421BCD码加法器
电子线路课程设计（报告）题目8421BCD码加法器院系物理与电子工程学院专业光电信息科学与工程班级Z052132 学号052513212学生姓名李晓刚指导教师徐竞日期2015年6月目录一题目要求与方案论证 (1)1.1 8421BCD码加法器 (1)1.1.1题目要求 (1)1.1.2 方案论证 (1)二电子线路设计与实现 (3)2.1 8421BCD码加法器的设计 (3)三结果与分析 (8)3.1 8421BCD码加法器的实现 (8)四总结与体会 (10)参考文献 (11)附录 (12)一题目要求与方案论证1.1 8421BCD码加法器1.1.1题目要求通过开关J1~J8分别设置2个4位8421BCD码输入，通过全加器，实现相加后的输出，结果采用数码管观察。
主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选1.1.2 方案论证表1.1 4008BD功能表表1.2 74HC85AD的真值表表1.3 74LS48功能表由真值表可知：两个四位8421BCD码通过4008BD全加器相加后得到的是一个四位的8421码或五位的168421码，故不能直接通过两个数码管来显示出运算结果，所以要把计算结果转换为10进制，然后将个位和十位的数字分别由对应的8421BCD码通过译码器芯片74LS48,把运算结果用数码管显示出来。
如下表所示：表1.4 数制转换二电子线路设计与实现2.1 8421BCD码加法器的设计一、数据的产生与输入通过J1~J8八个单刀双掷开关在+5V和GND之间的切换来产生两个4位8421BCD码作为输入的数据，当开关打到+5V时输入数据1，打到GND时输入数据0。
其中J1~J4分别为数据A0~A3,J5~J8分别为数据B0~B3,且A3~A0、B3~B0的位权依次降低。
其电路图如下所示：图2.1.1 数据产生电路二、加法电路把上面得到的两个四位8421BCD码分别输入4008BD全加器的输入端A3~A0、B3~B0，同时CIN输入端接低电平。
实验四 8421BCD码加法乘法运算概要
Quartus Ⅱ基本应用8421BCD码加法乘法运算一、实验目的1. 用原理图输入法实现2个8421BCD的和，用数码管显示被加数、加数和加的结果。
每个8421BCD码由4个拨码开关作为输入，总共需要8个拨码开关。
输出要求在开发板数码管上显示输入的2个8421BCD 码和加的结果。
2. 用VHDL或Verilog HDL实现2个8421BCD的乘积，用数码管显示被乘数、乘数和乘的结果。
每个8421BCD码由4个拨码开关作为输入，总共需要8个拨码开关。
输出要求在开发板数码管上显示输入的2个8421BCD码和乘的结果。
二、实验设备1、计算机（Quartus Ⅱ）2、DE0开发板三、实验原理BCD代码。
Binary-Coded Decimal，简称BCD，称BCD码或二转十进制代码，亦称二进码十进数。
是一种二进制的数字编码形式，用二进制编码的十进制代码。
这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。
这种编码技巧，最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。
相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免却使电脑作浮点运算时所耗费的时间。
此外，对于其他需要高精确度的计算，BCD编码亦很常用。
8421码是BCD代码中最常用的一种。
在这种编码方式中每一位二值代码的1都是代表一个固定数值，把每一位的1代表的十进制数加起来，得到的结果就是它所代表的十进制数码。
由于代码中从左到右每一位的1分别表示8，4，2，1，所以把这种代码叫做8421代码。
每一位的1代表的十进制数称为这一位的权。
8421码中的每一位的权是固定不变的，它属于恒权代码。
8421BCD码乘法运算把二进制数中的“0”和“1”全部当成是十进制数中的“0”和“1”即可。
根据十进制数中的乘法运算知道，任何数与“0”相乘所得的积均为“0”，这一点同样适用于二进制数的乘法运算。
数字电子技术试题集及答案
数字电子技术基础试卷试题答案汇总数字电子技术基础试题（二）一、填空题 : (每空1分，共10分)1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的8421BCD 码为（10011000 ） 8421BCD 。
2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。
3 .下图所示电路中的最简逻辑表达式为。
AB4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。
5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 同或；F 2 与非门；F 3 或门。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ）A、m 1与m 3B、m 4与m6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：（B ）A 、 A+BC ；B 、（ A+B ）C ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是（D ）A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（A ）。
A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器，其地址线为（C ）条。
A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。
【实验报告】北邮 - 电子线路设计与仿真 - 实验二 - 一位8421全加器设计(VHDL输入)
实验名称：一位8421全加器设计（VHDL输入法）一、实验目的（1）学习用VHDL语言对计数器设计、仿真和硬件测试，进一步熟悉VHDL设计技术。
设计程序独立完成全加器的仿真。
全加器由两个半加器组合而成，原理类似。
半加器不考虑低位进位，但有高位进位；全加器要考虑低位的进位且该进位和求和的二进制相加，可能获得更高的进位。
（2）VHDL编程输入的设计步骤，设计方法等。
二、实验内容和原理1、系统构成·八段数码管显示模块·八段数码管扫描模块·BCD转换及加法计算模块·键盘输入数据读取模块·时钟分频模块2、矩阵键盘工作原理按键设置在行列线交叉点，行列线分别连接到按键开关的两端。
列线通过上拉电阻接5V电压，即列线的输出被钳位到高电平状态。
判断键盘中有无按键按下是通过行线送入扫描信号然后从列线读取状态得到的。
其方法是依次给行线送低电平，检查列线的输入。
如果列线全是高电平，则代表低电平信号所在的行中无按键按下；如果列线有输入为低电平，则代表低电平信号所在的行和出现低电平的列的交点处有按键按下无按键按下时，col0~col3输出分别为“1111”当输入扫描时，扫描第一行，即IN1<=’0’，当按下Button 1，那么输出col输出信号将发生变化，Out1变为’0’，则col0~col3输出分别为“1110”。
可通过行扫描码和列输出码来获得分时扫描的键盘按压信号。
只要扫描时间适当，就可得到按键的按压情况。
3、键盘输入一个完整的键盘控制程序应解决以下任务：（1）检测有无按键按下（2）有键按下，在无硬件去抖得情况下，应有软件延时除去抖动影响（3）键扫描程序（4）将键编码转换成相应键值整个设计程序包括三个模块：时钟分频、键盘扫描和键译码转换。
为了显示，还必须在顶层添加显示部分。
由于使用的外部时钟频率为50MHz，这个频率对扫描来说太高，所以这里需要一个分频器来分得适合键盘扫描使用的频率。
2020年国家开放大学《数字电子电路》形考任务(1-5)试题及答案解析
题干
下列三个逻辑电路框图中，（ ）是译码器。
选择一项：
A. 图b
B. 图a
C. 图c
题目6
正确
获得4.00分中的4.00分
标记题目
题干
16选1数据选择器应该有( )个数据输入端。
选择一项：
A. 8
B. 16
C. 4
题目7
正确
获得4.00分中的4.00分
标记题目
题干
由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态( )。
选择一项：
A. N2
B. 2N
C. N
标记题目
信息文本
二、判断题（每小题4分，共32分）
题目13
正确
获得4.00分中的4.00分
标记题目
题干
组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。( )
选择一项：
对
错
题目14
正确
获得4.00分中的4.00分
标记题目
题干
多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。
题目1
正确
获得4.00分中的4.00分
标记题目
题干
单稳态触发器与多谐振荡器在状态的区别是（ ）。
选择一项：
A. 前者没有稳态，后者有两个稳态
B. 前者只有一个稳态，后者没有稳态
C. 前者没有稳态，后者只有一个稳态
题目2
正确
获得4.00分中的4.00分
标记题目
题干
石英晶体多谐振荡器的突出优点是（ ）。
C. 状态图如图2-5（b）所示，能自启动五进制同步计数器，
8421BCD码加法器
电子线路课程设计（报告）题目8421BCD码加法器系别物理与电子科学系专业电子科学与技术班级08电科（4）班学号*********学生姓名吴迪指导教师徐竞日期2010.7.10~2010.7.15目录一题目要求与方案论证 (2)1.1设计题目 (2)1.1.1题目要求 (2)1.1.2 方案论证 (2)二电子线路设计与实现 (4)2.18421BCD加法器的设计 (4)2.28421BCD加法器的构成 (5)三结果与分析 (9)3.1两个四位8421BCD码加法的实现 (9)3.2调试注意事项 (10)四总结与体会 (11)参考文献 (12)附录 (13)一题目要求与方案论证1.1设计题目8421BCD码加法器1.1.1题目要求通过开关J1~J8分别设置2个4位8421BCD码输入，通过全加器，实现相加后的输出，结果采用数码管观察。
主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选1.1.2 方案论证表1.1 4008BD功能表表1.2 74HC4511功能表有真值表可知：两个四位8421BCD码相加后得到的是一个四位或五位的二进制数，不好直接通过两个数码管来显示运算结果，所以要考虑用两个4008BD全加器来把计算结果转换为8421BCD码来输入显示译码器，从而实现把运算结果用数码管显示出来。
如下表所示：表1.3 数制转换二电子线路设计与实现2.1 8421BCD加法器的设计一、根据题目要求得到其功能表如下：二、由表我们可以算出Y的表达式由前16项有（1）3210321032103210321032103231Y S S S S S S S S S S S S S S S S S S S S S S S S S S S S =+++++=+(2)由后10项有1O Y C ==由（1）（2）有Y=C O +S 3S 2+S 3S 1三、理论图图2.1 逻辑电路图2.2 8421BCD 加法器的构成一、数据的产生与输入通过J1~J8八个单刀双掷开关在+5V 和GND 之间的切换来产生两个4位8421BCD 码作为输入的数据，当开关打到+5V 时输入数据1，打到GND 时输入数据0。
《精品》北师大网络教育数字电子技术在线作业答案一、二、三.doc
《数字电子技术》作业（一）参考答案本课程作业由两部分组成。
第一部分为“选择题”，由8个选择题组成，每题1分，共 8分。
第二部分为“分析题”，由简答题和论述题组成，共22分。
作业总分30分，将作为 平时成绩记入课程总成绩。
一、选择题（每题1分，共8分）1、③；2、③；3、②；4、④；5、①；6、①；7、④；8、①。
二、分析题（共22分）1、（5 分）解：Y = ACD + ABCD + ABCD = AD + ACD + ABD饱和堆扱电流贝为命 ＜人2所以三极恃匸作于放大区.3、（6 分）2、（5分）解：曲图知，U BE =0.7V,所以:解：画Di 与Ci 的卡诺图，如下:合并最小项，可得：卩=AjBjG_i + A i B j C i _l + A i B i C i _] +ABC- A EC T A ’BC _I G = AB ： + AC_i + Be —=40 AC •-1 EC —i解：（1）设触发器状态用Q2,Q1,QO 表示，C 表示输出进位，画七进制加 法计数器状态图:/）用与非门实现的组合电路如下图所示:(2)求时钟方程、状态方程和输出方程时钟方程：CP. = CP、=CP2= CP利用其卡诺图分别求各触发器状态方程和输出方程:合并最小项可得:QT0+000 er1 = Q；©+Q；Q；血的l； i淤(3)求驱动方程:3的卜卅图U的I训图边沿JK 触发器的特H 功网b =用I KQ 2 J 变换状态方程Q ：： '[一Q ；QTQQ 陀 I QP二QQQ I QQQgQQ 为约束项） =QQ+gQ QT-Q Q ； I Q ；QQ ； Q ； |=Q （Q ；丨・G ：丨 1 ・Q ；.所以峻动方程•为人=0? @— Q 人匸Q ；，代严QK* 人—QQJ<D ~1（4）检查能否自启动:（5）画逻辑电路图:《数字电子技术》作业（二）参考答案木课程作业由两部分组成。
8421BCD码加法器
电子线路课程设计（报告）题目8421BCD码加法器院系物理与电子工程学院专业光电信息科学与工程班级Z052132 学号052513212学生姓名李晓刚指导教师徐竞日期2015年6月目录一题目要求与方案论证 (1)1.1 8421BCD码加法器 (1)1.1.1题目要求 (1)1.1.2 方案论证 (1)二电子线路设计与实现 (3)2.1 8421BCD码加法器的设计 (3)三结果与分析 (8)3.1 8421BCD码加法器的实现 (8)四总结与体会 (10)参考文献 (11)附录 (12)一题目要求与方案论证1.1 8421BCD码加法器1.1.1题目要求通过开关J1~J8分别设置2个4位8421BCD码输入，通过全加器，实现相加后的输出，结果采用数码管观察。
主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选1.1.2 方案论证表1.1 4008BD功能表表1.2 74HC85AD的真值表表1.3 74LS48功能表由真值表可知：两个四位8421BCD码通过4008BD全加器相加后得到的是一个四位的8421码或五位的168421码，故不能直接通过两个数码管来显示出运算结果，所以要把计算结果转换为10进制，然后将个位和十位的数字分别由对应的8421BCD码通过译码器芯片74LS48,把运算结果用数码管显示出来。
如下表所示：表1.4 数制转换二电子线路设计与实现2.1 8421BCD码加法器的设计一、数据的产生与输入通过J1~J8八个单刀双掷开关在+5V和GND之间的切换来产生两个4位8421BCD码作为输入的数据，当开关打到+5V时输入数据1，打到GND时输入数据0。
其中J1~J4分别为数据A0~A3,J5~J8分别为数据B0~B3,且A3~A0、B3~B0的位权依次降低。
其电路图如下所示：图2.1.1 数据产生电路二、加法电路把上面得到的两个四位8421BCD码分别输入4008BD全加器的输入端A3~A0、B3~B0，同时CIN输入端接低电平。
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。