微型计算机系统结构图
合集下载
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
微型计算机原理及应用技术
0000
0
9
0001
1
10
0010
2
11
0011
3
12
0100
4
13
0101
5
14
0110
6
15
0111
7
16
1000
8
17
二进制
1001 1010 1011
1100 1101 1110 1111 10000 10001
16进制
9 A B
C D E F 10 11
4. 各种数制之间的转换 【例1-1】 十进制数22.625转换为二进制数
②小数部分转换，每次把乘积的整数取走作为转换结果的一位，对 剩下的小数继续进行乘法运算。对某些数可以乘到积的小数为0（如 上述两例），这种转换结果是精确的；对某些数（如0.3）永远不能 乘到积的小数为0，这时要根据精度要求，取适当的结果位数即可， 这种转换结果是不精确的。
例如 ：十六进制数
1
A
E
4
虽然BCD码是用二进制编码方式表示的，但它与二进制之间不 能直接转换，要用十进制作为中间桥梁，即先将BCD码转换为 十进制数，然后再转换为二进制数；反之亦然。
十进制 0 1 2 3 4 5
表1-2 BCD编码表
8421BCD码
十进制
0000
6
0001
7
0010
8
0011Leabharlann 9010010
0101
11
8421BCD码 0110 0111 1000 1001
1.3.1 计算机的硬件系统 1.3.2 计算机的软件系统 1.3.3 计算机的主要技术指标
1.1 引言 1.1.1 计算机发展概况
第二讲 第2章 MCS-51单片微型计算机结构
S1
S2
S3
读下一个操作 码（丢弃） P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （a） 单字节，单周期指令 例：MOV A R1
读操作码 读操作码 读第二字节
2
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （b） 双字节，单周期指令 例：ADD A dir 读操作码
MCS-51单片机的结构原理
一、计算机的经典组成 计算机的经典结构见 图1.1 所示。这种结 构是由计算机的开 拓者——数学家约 翰· 诺依曼最先提 冯· 出的，所以就称之 为冯· 诺依曼计算机 体系结构，也叫普 林斯顿结构。
图 1.1 计算机经典结构
二、 MCS-51单片机的基本组成
(一) 8051单片机的结构
﹡IP B8H ﹡IE A8H TMOD ﹡TCON TL0 TH0 TL1 TH1 PCON ﹡SCON 寄存器 SBUF
IP.7～IP.0 BFH～B8H 中断优先控制器 IE.7～IE.0 AFH～A8H 中断允许控制器 89H 定时器方式选择 88H TCON.7～TCON.0 8FH～88H 定时控制寄存器 8AH 定时器T0低8位 8CH 定时器T0高8位 8BH 定时器T1低8位 8DH 定时器T1高8位 87H 电源控制及波特率选择 98H SCON.7～SCON.0 9FH～98H 串行口控制 99H 串行口数据缓冲器
F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H
特 殊 功 能 寄 存 器 中 位 寻 址
FFFFH 外部 RAM
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
计算机系统的组成和基本结构资料
输出设备
微型计算机硬件系统的基本结构
中央处理器
概述 CPU的功能结构 CPU的主要技术参数
中央处理器
简称CPU（Central Processing Unit），是计算 机系统的核心，包括运算器和控制器两部分。 中央处理器是计算机的心脏。
运算器完成各种算术运算和逻辑运算。由进 行运算的运算器件和用来暂时寄存数据的寄 存器、累加器等组成。
固化在里面。 主要用于检查计算机系统的配置情况并提供
最基本的输入/输出控制程序。 特点是计算机断电后存储器中的数据仍然存在。 其他形式的只读存储器：可编程只读存储器PROM、可
擦除的可编程的只读存储器EPROM、闪存(Flash)本意是指互补金属氧化物半导体）， 主板上的一块可擦写的RAM芯片，用来保存 当前系统的硬件配置和用户对某些参数的设 定。 CMOS可由主板的电池供电，即使系统掉电， 信息也不会丢失。 CMOS RAM本身只是一块内存，只有数据保 存功能，而对CMOS中各项参数的设定要通过 专门的程序。
计算机系统的组成 和基本结构
计算机系统的组成和基本结构
1. 计算机系统的构成 2. 计算机硬件系统 3. 计算机软件系统 4. 计算机工作原理 5. 选配一台计算机
计算机系统构成结构
计算机系统
软件系统（程序、文档） 硬件系统（设备）
何为硬件系统？ 何为软件系统？
硬件系统是指由电子器件和机电装置组 成的计算机实体； 软件系统是指为计算机运行工作服务的 全部技术资料和各种程序。
分类：按其工作特点分为只读存储器ROM （Read-Only Memory）和随机存取存储器 RAM (Random Access Memory) 。
随机存取存储器（ RAM）
计算机硬件体系结构_图文
3.2 微型计算机主机结构
3.2.4 内存储器 内存储器在主机内部(简称内存)，一般由半
导体材料构成。内存储器可分为只读存储器和 随机读写存储器。
内存储器分类
3.2 微型计算机主机结构
1. 只读存储器 •特点：存储的信息只能读出，不能随机改写或 存入，断电后信息不会丢失，可靠性高。 •ROM分类
3.1 计算机系统的构成 典型的计算机硬件体系结构如下 ：
CPU
（含运算 器和控制
器）
地址总线（AB ）
数据总线（DB）
控制总线（CB）
RAM
ROM
I/O接口
I/O设备
3.1计算机系统的构成
冯·诺依曼计算机体系结构的主要特点是： (1) 采用二进制形式表示程序和数据。 (2) 计算机硬件是由运算器、控制器、存储器、输 入设备和输出设备五大部分组成 。 (3) 程序和数据以二进制形式存放在存储器中。 (4) 控制器根据存放在存储器中的指令 (程序) 工作 。
② 数据总线。传输的是数据，一般是双向传输 。CPU进行“读”时，数据由外设流向CPU，当CPU进 行“写”时，数据由CPU流向外设。
③ 控制总线。传输的是对外设进行控制和状态 检测的信号，有的是CPU向内存或外部设备发出的信 号；有的是内存或外部设备向CPU发出的信号。对每 条控制线而言信号是单向传送，但作为整体是双向的 。
3.2 微型计算机主机结构
3.2.5 总线 总线：是一组连接各个部件的公共通信线路，是计 算机内部传输指令、数据和各种控制信息的高速通 道，是计算机硬件的一个重要组成部分。 总线按所传输信号不同可分为： 数据总线 地址总线 控制总线。
3.2 微型计算机主机结构
① 地址总线。传输的是地址信号，一般是单向 传输。当CPU需要访问某个外设时，它向地址总线发 出相应外设的地址信号，以选择某个外设。
微型计算机硬件组成.ppt
计算机文化基础
5
常见微机系统
平板电脑 移动计算机
计算机、电视、影 音三模式
家庭网络计算机
6
微机基本结构 显示器、键盘和主机
7
2.1.2 微型计算机的分类
1 按组成结构分类 单片机 组成部分集成在一个超大规模芯片上，广泛 用于控制、仪器仪表、通信、家用电器等领域。 单板机 各组成部分装配在一块印刷电路板上，常用 于过程控制或作为仪器仪表的控制部件 。 多板机 各组成部分装配在多块印刷电路板上，如台 式、便携式PC 机。
2
计算机系统的组成
运算器
CPU
寄存器 控制器
硬件
主机
内存
随机存储器(RAM) 只读存储器(ROM) 高速缓冲存储器
计
输入设备：键盘、鼠标、扫描仪
算 机
外部设备
输出设备：显示器、打印机 外 存：软、硬盘、光盘、闪存
系
网络设备：网卡、调制解调器等
统
操作系统：Windows、Unix、Linux
系统软件 语言处理程序：C、Pascal、VB等
使用单片机芯片构成的仿真系统。
有镜像功能的单板机
2019/12/17
计算机文化基础
9
微型计算机的发展方向
① 高速化 处理器主频
② 超小型化 典型的标志是笔记本电脑和PDA的流行。
③ 多媒体化 全新的多媒体处理芯片、多媒体和超媒体系 统的开发和标准化、虚拟现实技术和发展多媒体通信等。
④ 网络化 网络计算机、具有联网功能的PDA以及各种类 型的个人计算机等正在飞速发展。
主板板载了四条DDR2内存插槽，支持 最高8GB DDR2-800内存容量和双通道 技术。另外，内存插槽的周围布满了不 少铝壳固态电容，内存的工作稳定性完 全得以保障。
8086-8088CPU系统结构
♣ CS：代码段寄存器 ♣ DS：数据段寄存器 ♣ ES：附加数据段寄存器 ♣ SS：堆栈段寄存器
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
第2章_微型计算机系统基础(2)
2.2.3 存储器
计算机的存储器用来存放程序和数据，其容量的大 小、存取数据速度的快慢将直接影响到微机系统的性能。
随机存储器 RAM
主存储器 （内 存） 只读存储器 ROM 可编程只读存储器 PROM 可改写只读存储器 EPROM
存 储 器
外存储器 （辅助存储 器）
磁盘存储器：软磁盘、硬磁盘 光盘存储器
（3）控制总线（CB）：用于传送控制信 息和时序信息。控制信息中，有的是 CPU向内存或CPU向I/O接口电路发出的 信号，如读/写信息、片选信号、中断 响应信号等。控制总线上的信息传送方 向由具体控制信号而定，一般是双向的， 控制总线的位数要根据系统的实际需要 确定。
3．外部总线 外部总线是微型计算机和外部设备 之间的总线，微型计算机作为一种设备， 通过该总线和其他设备进行信息与数据 交换。
内存地址
RAM在实际存储的时候被分成 为许多等长的存储单元，在微机 中一般按照字节存储，即按字节 来分存储单元。比如，如果有内 存１kB，则被分为1024个存储单 元。每个存储单元将被赋予一个 编号即内存地址。 注意区分内存地址和内存 地址中的内容。
FFFFH
0002H
0001H
0000H
2、外存
2.2.7 微型计算机的主要性能指标
性能指标
（分32位、64位等几种字长）
重点
字长：计算机一次可并行处理的二进制数码的位数
运算速度（或时钟频率）——MIPS（每秒百万条指令） 主频，即主时钟频率。 80486：33MHZ~66MHZ之间 Pentium 4：2.4GHZ 频率越高，速度越快。 主（内）存贮器的容量：128MB/256MB/512MB/1GB等 外部设备配置 此外，还有功能指标、可靠性指标、兼容性指标等。
计算机系统组成
内存的选购
目前市场上内存条分为有品牌和无品牌两种，品牌 内存一般都有外包装，如：金士顿（kingmax）。 无品牌内存多为散装，只依内存条上的内存芯片的 品牌命名，如：现代（HY）。 在选购内存时，还要注意它的兼容性，某些品牌的 内存在有些主板上会造成无法开机、运行时死机、 不稳定等现象。
内存条的安装
内存
内存泛指计算机系统中存放数据与指令的半导体存储单元，包括RAM（随机存储器，随机存取存储 器） 按内存的工作原来分类 按内存的工作原理可分为只读存储器ROM（只读记忆）和随机存储器（随 机存储器）。 1. 只读存储器（ROM） 是计算机厂商用特殊的装置把内容写在芯片中，只能读取， 不能随 意该变内容的一种储存器，如基本输入输出系统 （1）EPROM 它与一般ROM不同点在与，EPROM可以用特殊的装置擦除和重写的内容如早 期主板上的基本输入输出系统。 （2）闪电存储器（闪光记忆） 使用闪速存储器的主要特点是在不加电的情况下能长期存储 的信息。 2， 随机存储器（RAM） RAM就是平常所说的内存，系统运行时，将所需的指令和数据从外 部存储器调入内存中，CPU再从内存中读取指令或数据进行运算，并将运算结果存入内存中，根据其 制造原理不同，现在的RAM多为MOS型半导体电路，它分为静态和动态两种。 （1）静态存储器（SRAM） SRAM的一个存储单元的基本结构是一个双稳态电路，读写速度很快 这样一方面降低了SRAM 的集成度，另一方面也增加了生产成本。 （2） 动态RAM（DRAM） 一个DRAM单元由一个晶体管和一个小电容组成，所以DRAM中存储的数据需要不断的刷新。 根据DRAM不同的标准又可分为多种类型的DRAM，如SDRAM（同时的DRAM, 同步动态随机存储器 ）DDR SDRAM（两倍数据比率SDRAM, 双倍数据速度 SDRAM）RDRAM（RambusDRAM），早期 还有一种RDR内存，发热量比较大，两面都有散热片，并且必须要插满插槽。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T0 T1
RAM
定时/计数器
CPU
并行接口
串行接口
中断系统
P0 P1 P2 P3
图 5-1
TXD RXD
INT0 INT1
MCS-51 单片机结构框图
1 2
3 4 5
P1.0 P1.1 P1.2 P1.3 P1.4
6 7 8 9
10
11 12 13
14 15 16 17
18 19 20
P1.5 P1.6 P1.7 RST/VPD RXD P3.0 TXD P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS
图 5-4 8155 命令寄存器格式
× A 口中断标志请求 A 口缓冲器满空标志 A 口中断允许标志 B 口中断标志请求 B 口缓冲器满空标志 B 口中断允许标志 定时器中断标志，定时器计数到 指定长度置“1”，读状态后清“0”
图5-5 8155状态寄存器格式
图 5-6 8155 作计数器时的格式
d
d
d
d
fgb
B
e
c dp e
c dp
e
c dp
e
fgb
fgb
fgb
VCC a
VCC a
VCC a
VCC a
9
9
9
9
1 2
7 40 6 * 4
1 2
A1
A
2
2
A
Titl e
基于单片机控制 的串级调速系统 原理图
S iz e
Nu mber
Rev isio n
B
Dat e: F ile :
1 6-Ju n -2 0 07
图5-7 LM339外型及管脚排列图
图5-8 LM339构成的双限比较器
表5-3 74LS373的功能表
OE
G
D
Q n1
0
1
1
1
0
1
0
0
0
0
X
Qn
1
X
X
高阻
3 4 7 8 13 14 17 18
D0 D1 D2 D3 D4 D5 D6 D7
1 11
OE LE
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
DB
时
钟
定
中
CPU
R O
R A
时 计 数
断 系
I/O 口
外部
M
M
器
统
设备
复
位
AB
CB
微型计算机系统结构图
图 2.1 基于单片机的电气串级调速系统原理图
基于单片机的机械串级调速系统原理图
图 2-1 双闭环控制的串级调速系统原理图
U
* i
1
KI is 1
Ks
Ki
Id
TOI s 1
is
Tss 1
Tis 1
23 22 21
P3引脚 P3.0 P3.1 P3.2 P3.3
图 5-2 8031 引脚图 表 5-1 P3 口第二功能 兼用功能 串行通讯输入（RXD） 串行通讯输出（TXD） 外部中断0（ INT0） 外部中断1（INT1）
P3.4 P3.5 P3.6 P3.7
定时器0输入(T0) 定时器1输入(T1) 外部数据存储器写选通WR 外部数据存储器读选通RD
3
PA6
PA5 PA4 PA3 PA2 PA1
RD
WR
PA0
CE
PB0
PB1
PB2
PB3
PB4
ALE
PB5
PB6
AD0
AD1
AD2
AD3
PC0
AD4
PC1
AD5
PC2
AD6
PC3
AD7 8 15 5
I O/M
1 11
OC C
3 4 7 8 13 14 17 18
1D 2D 3D 4D 5D 6D 7D 8D
GND VCC
2 5 6 9 12 15 16 19
10 20
图5-9 74LS373引脚图
1
2
3
4
5
6
UVW 3 80
Ld
D
VD1
VD3 VD5
VT1 VT3 VT5
D
P
Q?
N
T1
A
U
M 3~
V W
6#
3 6V
N*
VT4 VT6 VT2
VT6
VD4
VD6 VD2
1#
+5
2 0K
1 0K
N* K
1K K
3 73
1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q
2 5 6 9 12 15 16 19
4
OE
1
2
4 N25
A
1
A0 A1 A2 A3 A4 LT EN
1 45 1 3
1K
2
4 N25 Ya Yb Yc Yd Ye Yf Yg
AA28971 6 A1 0
D0
D1
D2
D3
D4
A
D5
DD7 6
A0
A1
图5-3 8155逻辑结构和芯片引脚图
图 5-3 8155 逻辑结构和芯片引脚图
表5-2 8155芯片的I/O口地址
AD7～AD0
A7
A6
A5
A4
A3
A2
A1
A0
选择I/O口
X
X
X
X
X
0
0
0
命令/状态寄存器
X
X
X
X
X
0
0
1
A口
X
X
X
X
X
0
1
0
B口
X
X
X
X
X
0
1
1
C口
X
X
X
X
X
1
0
0
定时器低8位
X
X
T3
P VT1
N C
W
4 N25
3 00
3 00
1A
7 41 4 1 Y
2A
2Y
3A
3Y
4A
4Y
5A
5Y
6A
6Y
SB1 +5V
SB2
N
T2
B
+5
+36
4 N25
3 4K
RP
3 0K* 3 U V W
4 N25
LM3 39
1
-
3
+
2
+
+5
1 0K
A
5 .1 K
LM3 39
N A
4 N25
+
+ 1 0K
X
X
X
1
0
1
定时器高6位及方式
TH1
TH2
IEB
EA
PC2
PC1
PB
PA
00：空操作 01：停止计数 10：时间到则停止计 数 11：置入工作方式和 计数长度后立即启 动计数，若正在计 数，溢出后按新的方 式和长度计数
0：禁止 B 口中断 1：允许 B 口中断
0：禁止 A 口中 断
1：允许 A 口中 断
1K
1
2
P1. 0 P1. 1 P1. 2 P1. 3 P1. 4 P1. 5
P3. 4 P3. 5 INT0
INT1
8 03 1
RD WR P2. 7
ALE P0. 0 P0. 1 P0. 2 P0. 3 P0. 4 P0. 5 P0. 6 P0. 7 P2. 0 P2. 1 P2. 2
P SEN
8031 8051 8751
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.46 35
34 33 32
31 30 29 28
27 26 25 24
P2.2 P2.1 P2.0
-
-
Toi s 1
U
* i
-
-
Ki is 1
KsKl
Id
is
Tl s 1 Tis 1
图 4-1 电流环动态结构图及其化简
1 Tons 1
IL
ASR
1
n
1
Tis 1
Tl s
_
_
Tons 1
ASR
U
* n
_
_
Tns 1
IL
n
1
Tl s
图 4-2 转速闭环的动态结构图及其化简图
时钟电路
ROM
Sheet o f
E:\程序（不可删）\PROTEL 9 9\EXAMPLES\BDArCawKnUPB~y1: 2.DDB
5
6
图 5-10 系统的硬件结构图
开始 系统初始化 转速运行状态判断子程序 三相电源不对称
同步信号丢失 有晶闸管未导通 触发器移相控制子程序
调速 结束
输出保护程序
定义端口 B 0：输入 1：输出
定义端 口A 0：输入 1：输出
定义端口 C 00：ALT1、A 口、B 口基本输入输出，C 口输入 01：ALT1、A 口、B 口基本输入输出，C 口输出 10：ALT3，A 口选通输入输出，B 口基本输入输 出