卷积-RS级联译码器并行帧同步算法及实现

４８　文章编号：１００２—８６９２（２０１０）１１－００４８—０３　卷积一ＲＳ级联译码器并行帧同步算法及实现　

苏承毅，张或，潘长勇　（微波与数字通信技术国家重点实验室；清华信息科学与技术国家实验室；清华大学电子工程系，北京１０００８４）　

・论文・　

【摘　要】针对卷积一Ｒｓ码级联译码器中的帧同步问题，提出了一种高速并行结构。该结构采用符号域同步算法替代传统的比特　域同步算法，克服了传统级联译码器中帧同步器的速率瓶颈。该算法使用多路并行相关，再由状态机根据各路相关结果进行同步　判断。设计中同时考虑了帧头容错和抗滑码功能。在Ｓｔｒａｔｉｘ　ＩＩ　ＦＰＧＡ上，该帧同步器结构的实现可以达到１．２　Ｇｂｉｔ／ｓ以上的数据　处理速率。　【关键词】帧同步；级联码；并行结构；ＦＰＧＡ　【中图分类号】ＴＮ９１１．２　【文献标识码】Ａ　

Ａｌｇｏｒｉｔｈｍ　ａｎｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　Ｐａｒａｌｌｅｌ　Ｆｒａｍｅ　Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ　ｉｎ　ＣＯｎｖ０ｌｕｔｉｏｎａｌ—ＲＳ　ＣＯｎｃａｔｅｎａｔｅｄ　Ｄｅｃｏｄｅｒ　ＳＵ　Ｃｈｅｎｇ—ｙｉ，ＺＨＡＮＧ　Ｙｕ，ＰＡＮ　Ｃｈａｎｇ—ｙｏｎｇ　（Ｓｔａｔｅ　Ｋｅｙ　Ｌａｂｏｒａｔｏｒｙ　ｏｎ　Ｍｉｃｒｏｗａｖｅ　ａｎｄ　Ｄｉｇｉｔａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ；Ｔｓｉｎｇｈｕａ　Ｎａｔｉｏｎａｌ　Ｌａｂｏｒａｔｏｒｙ　ｆｏｒ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ；Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｔｓｉｎｇｈｕａ　而ｅｍ　ｆ　Ｂｅｉｊｉｎｇ　１０００８４，Ｃｈｉｎａ）　【Ａｂｓｔｒａｃｔ】Ａ　ｈｉｇｈ－ｓｐｅｅｄ　ｐａｒａｌｌｅｌ　ｆｒａｍｅ　ｓｙｎｃｈｒｏｎｉｚｅｒ　ｉｓ　ｄｅｖｅｌｏｐｅｄ　ｆｏｒ　ｃｏｎｖｏｌｕｔｉｏｎａｌ—ＲＳ　ｃｏｎｃａｔｅｎａｔｅｄ　ｄｅｃｏｄｅｒ．Ｔｈｉｓ　ｓｙｎｃｈｒｏｎｉｚｅｒ　ｏｐｅｒａｔｅｓ　ｉｎ　ｓｙｍｂｏｌ　ｄｏｍａｉｎ　ｉｎｓｔｅａｄ　ｏｆ　ｂｉｔ　ｄｏｍａｉｎ　ｔｏ　ａｃｈｉｅｖｅ　ａ　ｈｉｇｈｅｒ　ｔｈｒｏｕｇｈｐｕｔ．Ｃｏ￣ｅｌｍｉｏｎ　ｃａｌｃｕｌａｔｉｏｎ　ｉｓ　ｐｅｒｆｏｒｍｅｄ　ｆｏｒ　ｅａｃｈ　ｂｉｔ　ｐｏｓｉｔｉｏｎ　ｐａｒａｌｌｅｌ　ｉｎ　ｅｖｅｒｙ　ｓｙｍｂｏｌ　ｉｎｐｕｋ　ａｎｄ　ｔｈｅ　ｓｙｎｃｈｒｏｎｉｚｅｒ　ｗａｔｃｈｅｓ　ａｌｌ　ｔｈｅ　ｃｏｒｒｅｌａｔｉｏｎ　ｒｅｓｕｌｔｓ　ｔｏ　ｍｏｖｅ　ｂｅｔｗｅｅｎ　ｉｔｓ　ｓｔａｔｅｓ．Ｔｈｉｓ　ｄｅｓｉｇｎ　ａｌｓｏ　ｔａｋｅｓ　ｅｒｒｏｒ　ｍａｒｇｉｎ　ａｎｄ　ｂｉｔ　ｓｌｉｐｓ　ｉｎｔｏ　ａｃｃｏｕｎｔ．Ｉｔｓ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｎ　Ｓｔｒａｔｉｘ　ＩＩ　ＦＰＧＡ　ａｃｈｉｅｖｅｓ　ａ　ｄａｔａ　ｔｈｒｏｕ【ｇｈｐｕｔ　ｕｐ　ｔｏ　１．２　Ｇｂｉｔ／ｓ．　【Ｋｅｙ　ｗｏｒｄｓ】ｆｒａｍｅ　ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ｃｏｎｃａｔｅｎａｔｅｄ　ｃｏｄｅ；ｐａｒａｌｌｅｌ　ａｒｃｈｉｔｅｃｔｕｒｅ；ＦＰＧＡ　

１　引言　卷积一ＲＳ（Ｒｅｅｄ—Ｓｏｌｏｍｏｎ）级联码是在数字电视、卫星　通信、移动通信等各种通信体制中常见的信道编码方　案ｌｌｌ，其理论、性能和硬件实现等方面的研究至今已相当　成熟，被认为具有较好的编码增益和相对较低的实现复　

输入　输出　图１　传统级联译码器结构框图　

杂度。图１为传统的　卷积一ＲＳ级联译码　器结构框图。系统由　Ｖｉｔｅｒｂｉ译码器、帧同　步器和ＲＳ译码器等　部分构成。　随着通信系统传输速率的不断增高，对卷积一ＲＳ级　联码译码器的吞吐率要求也在不断提高，传统结构中的　比特域帧同步算法已成为系统的速率瓶颈。笔者提出了　

一种符号域多路并行帧同步算法，可以大幅提高帧同步　器的１二作速度，克服这一瓶颈。　传统的比特域帧同步算法在每个时钟周期输入　１　ｂｉｔ数据，和移位寄存器中前（Ｌ一１）ｂｉｔ的数据一起，与　长为　ｂｉｔ的帧头同步字进行相关，相关峰高于判定闯值　

电视技　）ｏ１　卷第１１　Ｔ　３　９期】　

即认为是帧头。状态机通过对多个帧头的位置比较来判　断系统处于搜索、校验、同步或失步状态『２＿引。文献［４】针对　ＣＣＳＤＳ（Ｃｏｎｓｕｌｔａｔｉｖｅ　Ｃｏｍｍｉｔｔｅｅ　ｆｏｒ　Ｓｐａｃｅ　Ｄａｔａ　Ｓｙｓｔｅｍｓ）建　议［５１中的Ｔｕｒｂｏ码译码器提出了一种符号域帧同步设计。　笔者将这一思想利用在卷积一ＲＳ级联译码器的帧同步设　计当中。文献『６】中提出了一种多路并行相关帧同步的思　路，但针对的是低速应用场合，未考虑与帧同步后内码译　码器衔接，缺乏相应的实现。　

２　系统分析　笔者讨论的系统级联译码器依照ＣＣＳＤＳ的建议而　设计。内码采用生成多项式为（１３３，１７１）的（２，１，７）卷　积码，且支持码率为２／３，３／４，５／６，７／８的删余码；外码采　用（２５５，２３９）或（２５５，２２３）的ＲＳ码。帧长由ＲＳ符号交　织深度决定。帧头标示字为３２　ｂｉｔ的特征序列，用十六　进制表示为１ＡＣＦＦＣ１Ｄ。　系统结构框图如图２所示。系统整体分为三个时钟　域，第一时钟域为译码数据输入和数据分路器，工作时钟　为３００　ＭＨｚ：第二时钟域为并行的Ⅳ路Ｖｉｔｅｒｂｉ译码器和　数据合路器，工作时钟为２２０　ＭＨｚ；第三时钟域为帧同　步器和ＲＳ译码器，工作时钟为１５０　ＭＨｚ。当并行路数　Ｎ＝６时，系统可以达到最高１．２　Ｇｂｉｔ／ｓ的译码吞吐率。与　传统级联译码器相比，系统卷积码译码后不再按照比特　输出，而是经串并变换按ＲＳ码的符号位宽输出。　

蓁　一　

器　卷积译码器Ⅳ　器　译码　输出　

第一　；　；　时钟域ｌ　第二时钟域　Ｉ　第三时钟域　

图２基于多路并行分块译码的级联译码器结构框图　

３　符号域并行帧同步算法　本文采用的级联译码器系统如果使用比特域帧同　步算法，帧同步器工作时钟需高达１．２　ＧＨｚ，这对于　ＦＰＧＡ来说是不可实现的。采用的符号域算法是指帧同　步器工作在与ＲＳ译码器相同的时钟域上，以ＲＳ译码器　中所定义的符号作为帧同步中数据操作的基本单位。其　实质是将原来在帧同步之后进行的串并变换操作转移　到帧同步之前完成，再通过帧同步将串并变换的结果与　ＲＳ码符号边界对齐。工作在符号域意味着帧同步器的　工作时钟可以降到比特域时钟的ｌ　，这里，　为ＲＳ码　符号位宽。以笔者介绍的系统为例，ＲＳ码符号位宽为　８　ｂｉｔ，工作时钟可从１．２　ＧＨｚ降为１５０　ＭＨｚ。　符号域帧同步器由多路相关器、控制状态机和扰码　器组成。　１）多路相关器　多路相关器每个时钟周期输入８　ｂｉｔ数据，与之前缓　存的４个时钟周期的数据组合成８个３２位序列，相邻序　列之间相差ｌ　ｂｉｔ。将这８个３２位序列与帧头标示字作　相关，相关结果与预设的判决阈值比较，高于该阈值的　判定为帧头。阈值应根据所需的容错位数确定。多路相关　器将８位帧头判断字送人控制状态机用于同步的判定　２）控制状态机　状态控制机采用置位同步法［７１，包含失步、同步校　验、同步、失步校验等几个状态。状态机中设有符号计数　器，以一帧中的符号数为周期进行计数。当帧头判断字　中有１　ｂｉｔ为１时，状态机记录该比特的位置和当前符号　计数器值作为同步位置。状态机根据每次判定的新同步　位置和已寄存的同步位置值进行比较，决定状态转移。　状态转移图如图３所示。　在初始状态下状态机处于失步状态，将遇到的第　一个同步位置寄存，用于与后续输入的同步位置比较。　

Ｐａ　ｒ　ｔ　ｓ　—　—＆

—　ａｐｐｌｉｅａｔｉｏｎｓ　

未找到　ｎ　未到同步　同步位置　兰至篁　校验次数　攀／）　＼

．／找到同步位置＼、＝：．：：／　Ｈ　ｌＥｔ　达￣　ｕ　ｉｎｊｔ３　；：　蓑　ｌ　ｌ蓑验次数　

校验次数ｌ　Ｉ　国　

Ｘ８＝ＸＳ＋Ｘ５＋Ｘ３＋Ｘｌ　７＝　８＋　７＋　５＋　４＋　３＋　２＋　１　Ｘ，６＝ＸＳ＋Ｘ７＋Ｘ６＋Ｘ５＋Ｘ４＋Ｘ２　５　７＋‰概５＋　忆３把　（１）　

Ｘ４－－￣ＸＳ＋Ｘ６＋Ｘ４＋Ｘ２＋Ｘ１　

Ｘ３￣－－Ｘ８＋Ｘ７　Ｘ２＝ＸＴ＋Ｘ６　－￣Ｉ＝Ｘ６＋Ｘ５　式中：‰表示最高位，　表示最低位。由上述生成多项式　

组可以使每个时钟周期得到伪随机序列的８位，从而对　一个ＲＳ码符号进行解扰。　

Ｎｏ．１１　Ｖｏ１．３４２０１０（Ｓｕｍ　Ｎｏ．３４９｝￣，ｗｏＥｏ日ｂＮ臣　Ｇ　４９　Ｉ＝　鱼　一一一　４　仿真结果与实现　根据上述算法编写Ｖｅｒｉｌｏｇ代码程序并在Ｍｏｄｅｌｓｉｍ　６．２软件环境下进行仿真。当采用高斯白噪声，信噪比　为２　ｄＢ时，帧同步器的仿真结果如图４所示。这一信　噪比下卷积码译码输出的误码率为５￣１０～．ＲＳ码译码　输出的误码率为１×１０　Ｉ　８ｌ。图中显示的是一个被噪声污　染的帧头，１２Ｃ７Ｆ４１５，有４位错误。多路相关器作出正　确的判定，状态机维持同步状态。仿真结果表明，该设　计在较低的信噪比下仍工作良好。　

图４并行帧同步器仿真结果（截图）　帧同步器的ＦＰＧＡ实现使用Ａｈｅｒａ公司生产的　Ｓｔｒａｔｉｘ　ＩＩ系列芯片ＥＰ２Ｓ９０Ｆ１０２０Ｃ３，在Ｑｕａｒｔｕｓ　ＩＩ　８．０软　件环境下进行开发。工程综合结果如图５所示。该设计　的资源使用比比特域帧同步器多１倍＿２ｌ，主要原因是采　用了多路并行帧头相关运算。状态机控制部分的复杂　度并没有明显增加。对帧同步器电路的静态时序分析　结果显示，工作时钟可以达到２９８　ＭＨｚ。在本文所描述　的１．２　Ｇｂｉｔ／ｓ级联译码器系统实测中，帧同步电路在设　计时钟频率上工作良好。　５　小结　

笔者提出了一种卷积一ＲＳ码级联译码器符号域并　行帧同步算法，解决了高速级联译码器系统中帧同步　器造成的速率瓶颈。该设计以多１倍的资源消耗为代　

，１　ｓｔａｔ￣ｚ　Ｊａｔ￣＆ｙｚｃｄ　Ｄ・ｃ１５ｌＢ　杞：∞狮　ｎ…　ＩＩ　ｖ…ｉ　ｎ　８　０　Ｂｍｌ　２１５　０５１２９１Ｚ０￣　ｈｕ　‘ｍ　Ｂ　ｌ＝ｌ　ｏｎ＃ｍｔ　－．邢ｃ　Ｔ口ｒ１．ｖｄ　ｔ　１口ｌ－・　ｈ…　』　，－ｉ１　Ｓｔｒｔｔｉ　ＩＩ　Ｄｔ　…　Ｓ９呻ｉＯ铷∞　Ｔｓｍｉｈｇ　Ｉｔｌｏｄｄｔ　ｌ／ｉ￣ｔｌ　

ｔ“ｔｌ…Ｅ　ｒ‘　Ｔ・ｔ　ｂ　ｃｔｔｉｌｉｉ・ｔｌ曲　ｌ－　

ｃ　ｂｌｎ・“０　＾ｉ耵　Ⅸ２１他７６８｛ｌ■）　Ｄｅｄｌｅ＊ｔｔｄｌｏｇｓ￣ｒ‘ｎｌｔ－ｆｉ雠／７２．瑚（＜ｌｔ）　

Ｔｏｔｄ　，ｔｎｓ　Ｔｏｔｔｄ　ｔＡ　３１，ｍ（４＊）　

７ｏｔｄ　Ｗｒｈ　…　０　１。ｔｄｕｏ　自哺。ｒｙ　ｂｉｔ‘　０，４　５　｝‘８（０■】　ＤｓＰｕ　ｅｋ　ｂｉｔ　ｅｌｅｃｔｓ　０ｔ　３　（ｎｔ）　一　

ＴｏｔｄＰ山　／ｌ２（口＊ｊ　Ｔｏｔｄ　Ｄ　０，２（０＊）