3第三章讲义集成逻辑门
合集下载
数字电路第3章集成逻辑门电路
输出端接地
JHR
（2）TTLOC门电路形式
新标准符号
JHR
（3）OC门的工作原理
JHR
OC门也具有与非逻辑功能，只是它的输出端必须外 接上拉电阻RP及外接电源EP。
◆当输入A、B、C全高电平（3.6V）时，三极管 T2、T3均饱和导通，输出端L为低电平（0.3V）。 ◆◆当输入A、B、C中有低电平（0.3V）时，T1 管特殊深饱和， VC1＝0.3＋0.1＝0.4V，三极管T2、T3均截止， 输出端L为高电平EP。
T3管饱和导通时，T4和D截止；T3管截止时， T4、D导通，
JHR
使整个电路输出阻抗降低，既可提高电路的负载 能力，又可改善输出电压波形，使工作速度提高。
（3）中间倒相级：T2三极管的集电和发射极输出
倒相电压（即电压升降互反），以满足输出级互
补工作的要求。该级电路对门的负载能力及工作
速度均有较大影响。 二、功能分析 1.输入全接高电平（3.6V）或悬空 TTL与非门的工作状态如图等效电路。
第三章
集成逻辑门电路
本章讲授主要内容：
1.集成逻辑门的分类，重点介绍TTL与非门、其 它功能的TTL集成门电路（非门、或非门、与或非门、 异或门、同或门、OC门、三态门）及其改进电路。
2.国际通用的74系列TTL的分类方法。 3.MOS集成电路中主要介绍NMOS、PMOS、 CMOS的反相器和各种门电路，尤其强调了
据传送出错。 JHR
【例题】利用两OC门与非门G1，G2并联驱动3输
入与非门电路如图所示。为保证电路正常工作，求
RP值。已知：OC门截止时的漏电流IOH＝200μA，
导通时的灌电流为
IOL＝16mA，负载门G3，G4，G5的IIH＝
第3章 集成逻辑门电路
20
�
�
7. 二极管－三极管门电路 (1)与非门电路
�
将二极管与门的输出与三极管非门的输入连接，便 构成了二极管－三极管与非门电路。
21
（2）或非门电路
�
将二极管或门的输出与三极管非门的输入连接，便 构成了二极管－三极管或非门电路。
22
3.3.2 TTL与非门的电路结构和工作原理
1.电路结构
（CT54/74通用系列）
F= 1(高电平）
25
vB1=2.1V vC2=1V
2）两输入端同时输 入高电平，
A=B=vI=3.6V，
V2 ,V5导通，三个 PN结的钳位作用 使vB1=2.1V，V1发 射结反偏。
vo=0.3V
vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4 、VD3同时导通
V5导通， V4 、VD3截止， vo=0.3V, F=0 低电平
输出一高一低，输出高电平的V4管 将烧毁。)
• 输出高电平固定. • 不能驱动大电流、高电压 负载.
45
(2) OC门的结构
�
为将输出端连接使 用，以增加门电路的 驱动能力，可以将 TTL与非门的有源负 载去掉，使驱动管V5 改为集电极开路输 出，称其为集电极开 路门，简称OC门。
46
�
实际使用时，OC门的输出端应 外接上拉电阻RL至电源VCC。
IIS ： 输入短路电流( vI ＝0) IIL＝－1mA 输入低电平电流 mA输入高电平电流 IIH ＝40µA＝0.04 0.04mA
31
（2）输出特性（说明了电路带负载的能力） 1）输出高电平时的输出特性
拉电流负载 mA （查手册） IOH ＝0. 4 4mA
�
�
7. 二极管－三极管门电路 (1)与非门电路
�
将二极管与门的输出与三极管非门的输入连接，便 构成了二极管－三极管与非门电路。
21
（2）或非门电路
�
将二极管或门的输出与三极管非门的输入连接，便 构成了二极管－三极管或非门电路。
22
3.3.2 TTL与非门的电路结构和工作原理
1.电路结构
（CT54/74通用系列）
F= 1(高电平）
25
vB1=2.1V vC2=1V
2）两输入端同时输 入高电平，
A=B=vI=3.6V，
V2 ,V5导通，三个 PN结的钳位作用 使vB1=2.1V，V1发 射结反偏。
vo=0.3V
vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4 、VD3同时导通
V5导通， V4 、VD3截止， vo=0.3V, F=0 低电平
输出一高一低，输出高电平的V4管 将烧毁。)
• 输出高电平固定. • 不能驱动大电流、高电压 负载.
45
(2) OC门的结构
�
为将输出端连接使 用，以增加门电路的 驱动能力，可以将 TTL与非门的有源负 载去掉，使驱动管V5 改为集电极开路输 出，称其为集电极开 路门，简称OC门。
46
�
实际使用时，OC门的输出端应 外接上拉电阻RL至电源VCC。
IIS ： 输入短路电流( vI ＝0) IIL＝－1mA 输入低电平电流 mA输入高电平电流 IIH ＝40µA＝0.04 0.04mA
31
（2）输出特性（说明了电路带负载的能力） 1）输出高电平时的输出特性
拉电流负载 mA （查手册） IOH ＝0. 4 4mA
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
3 集成逻辑门电路
上页 下页 返回
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET 处于截止状态，相当于开关断开；
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET 处于截止状态，相当于开关断开；
3集成逻辑门电路
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
(1) 输入级
输入级由多发射极 晶体管T1和基极电组R1 组成，它实现了输入变 量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
输入端数有时称为扇入（Fan-in）数。
上页 下页 返回
数字电子技术基础
(a) 7404(六反相器)
(b) 7400(四2输入与非门) 上页 下页 返回
数字电子技术基础
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
(1) 输入级
输入级由多发射极 晶体管T1和基极电组R1 组成，它实现了输入变 量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
输入端数有时称为扇入（Fan-in）数。
上页 下页 返回
数字电子技术基础
(a) 7404(六反相器)
(b) 7400(四2输入与非门) 上页 下页 返回
数字电子技术基础
3、第三章 逻辑门电路解读
当vI增加到使iB>IBS时，三极管处于饱和状态。
三极管在数字电路中通常工作在截 止状态（相当于开关断开）和饱和 状态（相当于开关闭合）。 当vI=VIL时，三极管截止，iC≈0，相 当于开关断开，vO≈VCC； 相当于开关闭合， vO≈0 ；
C B C VI
VCC
RC
IC
IB B
RB
C VO VBE E IE
b
e
e
RC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v, VIH=5v, VIL=0v
b
R1 + -
R2
VEE e
b
RB
VB
+ e
VI
VI VEE VI 8V VB VI R 1 VI 3.3 R1 R 2 13.3 R1 R 2 RB 2.5K R1 R 2
反向特性：在二极管反向偏置时， N区的少数载流子（空 穴）、 P区的少数载流子（电子）在内电场和外加电压的 共同作用下，通过空间电荷区形成反向中饱和电流。但其 数值一般很小，硅管一般小于 0.1μA ，锗管小于几十微安。
二极管具有单向导电性，在数字电路中表现为一个受 外电压控制的开关。
R
二极管导通时相当于短路
A
D2 B
0V
3V 3V
3V 0.7V
0V 0.7V 3V 3.7V
功能表
真值表
A
0V 0V 3V
B
0V 3V 0V
Y
0.7V 0.7V 0.7V
A
B 0 １
Y
0
0 １
0
0 0
0 １
A B &
数字电路与逻辑设计 第3章 集成逻辑门与触发器
吉林大学仪器科学与电气工程学院：数字电路与逻辑设计
第3章 集成逻辑门与触发器
3-1 数字集成电路简介 3-2 半导体器件的开关特性 3-3 逻辑门电路 3-4 触发器
吉林大学仪器科学与电气工程学院：数字电路与逻辑设计
重点及难点
1、数字集成电路基本概念及分类 2、基本概念：高、低电平，正、负逻辑 3、逻辑门及特殊逻辑门特点
集电极（漏极）开路门在计算机中应 用很广泛，可以用它实现"线与"逻辑、 电平转换以及直接驱动发光二极管、干 簧继电器等。
三态门
三态输出门有三种输出状态：输出高电 平、输出低电平和高阻状态，前两种状态 为工作状态，后一种状态为禁止状态。简 称三态门(Three state Gate)、TS门等。
注意 ! 三态门不是指具有三种逻辑值。
A B
&
F
E
符号
A &F B
E
另一种 画法
功能表
E 1 F AB
E 0 输出高阻
高电平有效 （具有一定的逻辑功能）
三态门的应用：
A
三态门常用于总线传输控制。
B
① 构成双向数据总线 ② 多个设备共享数据总线
C
• 公
E1０
用 总
• 线
E2１
０ E3
三、逻辑门使用时需注意的问题
• 不同系列的逻辑电平范围，相互驱动问题 • 有效电平问题（使能控制端） • 输出端：驱动能力，一般情况电路与触发器
3-1 数字集成电路简介
集成门电路和触发器等逻辑器件是实现 数字系统功能的物质基础。
随着微电子技术的发展，人们把实现各 种逻辑功能的元器件及其连线都集中制造在 同一块半导体材料小片上，并封装在一个壳 体中，通过引线与外界联系，即构成所谓的 集成电路块，通常又称为集成电路芯片。
第3章 集成逻辑门与触发器
3-1 数字集成电路简介 3-2 半导体器件的开关特性 3-3 逻辑门电路 3-4 触发器
吉林大学仪器科学与电气工程学院：数字电路与逻辑设计
重点及难点
1、数字集成电路基本概念及分类 2、基本概念：高、低电平，正、负逻辑 3、逻辑门及特殊逻辑门特点
集电极（漏极）开路门在计算机中应 用很广泛，可以用它实现"线与"逻辑、 电平转换以及直接驱动发光二极管、干 簧继电器等。
三态门
三态输出门有三种输出状态：输出高电 平、输出低电平和高阻状态，前两种状态 为工作状态，后一种状态为禁止状态。简 称三态门(Three state Gate)、TS门等。
注意 ! 三态门不是指具有三种逻辑值。
A B
&
F
E
符号
A &F B
E
另一种 画法
功能表
E 1 F AB
E 0 输出高阻
高电平有效 （具有一定的逻辑功能）
三态门的应用：
A
三态门常用于总线传输控制。
B
① 构成双向数据总线 ② 多个设备共享数据总线
C
• 公
E1０
用 总
• 线
E2１
０ E3
三、逻辑门使用时需注意的问题
• 不同系列的逻辑电平范围，相互驱动问题 • 有效电平问题（使能控制端） • 输出端：驱动能力，一般情况电路与触发器
3-1 数字集成电路简介
集成门电路和触发器等逻辑器件是实现 数字系统功能的物质基础。
随着微电子技术的发展，人们把实现各 种逻辑功能的元器件及其连线都集中制造在 同一块半导体材料小片上，并封装在一个壳 体中，通过引线与外界联系，即构成所谓的 集成电路块，通常又称为集成电路芯片。
数字电路 第 3 章 集成逻辑门
钳位条件
右图（a)是将输入脉 冲波形顶部钳位于零电平 的电路。 工作波形的钳位条件是： 1) 输入脉冲能使电路中的二极 管D导通
2) R>>rD (rD是二极管导通电阻)
3）rDC<< T1(输入脉宽) 4) RC>>T2(输入脉冲休止期)
发现问题(p61)
设右图(a)电路及输入 波形满足钳位条件： VREF≦uI的幅值 RC>>Ti>>rDC Ti是输入信号周期 rD是二极管导通电阻 所以输出波形（c） 没有问题。 电路（b）与波形（d） 有问题吗？ 图（a）是将输入脉冲波形顶部钳位在VREF的电路，波形如图（c）所示。 图（b）是将输入脉冲波形底部钳位在－VREF的电路，波形如图（d）所示。
0.3V
e
开关条件分析举例
Rc
ui
Rb
1kΩ b
+VCC=+5V iC uo c β =50
②ui=0.3V时，因为uBE<0.5V， iB=0，三极管工作在截止状态， ic=0。因为ic=0，所以输出电压：
iB 10kΩ e
uo=VCC=5V=V0H
③ui＝3V时，三极管导通，基极
电流： ①ui=1V时，三极管导通，基极电流： 3 0.7 ui u BE 1 0.7 mA 0.23mA iB mA 0.03mA iB 10 Rb 10 三极管临界饱和时的基极电流： I BS 0.094 mA 而 因为iB>IBS，三极管工作在 因为0<iB<IBS，三极管工作在放大状态。 iC=βiB=50×0.03=1.5mA，输出电压： 饱和状态。输出电压：
限幅电平为VREF1的串联下限幅
第3章集成逻辑门电路
随着扩散运动的进行，N区出现正离子区 ，P区出现负离子区，这个不能移动的电荷 区叫空间电荷区。因没有载流子，也叫耗尽 层、势垒区、阻挡层。
22
PN结的形成
由空间电荷区产生的、方向为N区指向P区 的内建电场阻碍了扩散运动，同时使少子产生 漂移运动，即N区的空穴向P区漂移， P区的电 子向N区漂移。
当漂移运动和扩散运动达到动态平衡时， 扩散电流等于漂移电流且方向相反，PN结中电 流为零，PN结宽度及电位差Uho为恒定值。
PN结的形成由两个运动共同形成：多子的 扩散运动和少子的漂移运动。
19
PN结的形成
多子扩散
P区
空间电荷区
N区
内电场方向
20
PN结的形成
空间电荷区
P区
N区
多子扩散 内电场方向 少子漂移
21
PN结的形成
由于载流子的浓度差，P区的空穴向N区 扩散，N区的电子向P区扩散。这种由于浓 度差引起的运动称为扩散运动。
双极型电路的缺点：功耗大。
应用领域：SSI，MSI。
5
3.1 概述
随着集成规模的增加，LSI，VLSI的出现，TTL 已不能适用，CMOS电路（单极型）得到了广泛的 使用。CMOS电路的最大优点：功耗低。随着技术 的发展，速度和驱动能力和TTL基本相同。
在单极型电路中，还包括NMOS和PMOS等。
23
PN结的形成
P区
P N结
N区
内电场方向
室温下，内电场建立的电位差： 硅：（0.6～0.8）V 锗：（0.1 ～0.3）V 24
PN 结的单向导电性
所谓“单向导电性”是指PN结在不同极性 外加电压作用下，其导电能力有极大差异的 特性。PN结最显著的特性为单向导电性。
22
PN结的形成
由空间电荷区产生的、方向为N区指向P区 的内建电场阻碍了扩散运动，同时使少子产生 漂移运动，即N区的空穴向P区漂移， P区的电 子向N区漂移。
当漂移运动和扩散运动达到动态平衡时， 扩散电流等于漂移电流且方向相反，PN结中电 流为零，PN结宽度及电位差Uho为恒定值。
PN结的形成由两个运动共同形成：多子的 扩散运动和少子的漂移运动。
19
PN结的形成
多子扩散
P区
空间电荷区
N区
内电场方向
20
PN结的形成
空间电荷区
P区
N区
多子扩散 内电场方向 少子漂移
21
PN结的形成
由于载流子的浓度差，P区的空穴向N区 扩散，N区的电子向P区扩散。这种由于浓 度差引起的运动称为扩散运动。
双极型电路的缺点：功耗大。
应用领域：SSI，MSI。
5
3.1 概述
随着集成规模的增加，LSI，VLSI的出现，TTL 已不能适用，CMOS电路（单极型）得到了广泛的 使用。CMOS电路的最大优点：功耗低。随着技术 的发展，速度和驱动能力和TTL基本相同。
在单极型电路中，还包括NMOS和PMOS等。
23
PN结的形成
P区
P N结
N区
内电场方向
室温下，内电场建立的电位差： 硅：（0.6～0.8）V 锗：（0.1 ～0.3）V 24
PN 结的单向导电性
所谓“单向导电性”是指PN结在不同极性 外加电压作用下，其导电能力有极大差异的 特性。PN结最显著的特性为单向导电性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二极管的稳态开关特性
二极管伏安特性
iDIseqD v /kT 1
理想二极管开关特性 二极管特性折线简化
Vi<Vth时，二极管截止，iD=0。 Vi>Vth时，二极管导通。
二极管的瞬态开关特性
理想二极管开关特性
二极管瞬态开关特性
2、三极管的开关特性
NPN 型三极管截止、放大、饱和 3 种工作状态的特点
4
PN结
• 在PN结上外加一电压 ，如果P型一边接正极 ，N型一 边接负极，电流便从P型一边流向N型一边，空穴和电 子都向界面运动，使空间电荷区变窄，甚至消失，电 流可以顺利通过。
• 如果N型一边接外加电压的正极，P型一边接负极，则 空穴和电子都向远离界面的方向运动，使空间电荷区 变宽，电流不能流过。这就是PN结的单向导电性。
– （PN junction）
PN结
• 在 P 型半导体中有许多带正电荷的空穴和带负电荷的 电离杂质。在电场的作用下，空穴是可以移动的，而 电离杂质（离子）是固定不动的 。
• N 型半导体中有许多可动的负电子和固定的正离子。 • 当P型和N型半导体接触时，在界面附近空穴从P型半
导体向N型半导体扩散，电子从N型半导体向P型半导 体扩散。空穴和电子相遇而复合，载流子消失。因此 在界面附近的结区中有一段距离缺少载流子，却有分 布在空间的带电的固定离子，称为空间电荷区 。 • P 型半导体一边的空间电荷是负离子 ，N 型半导体一 边的空间电荷是正离子。正负离子在界面附近产生电 场，这电场阻止载流子进一步扩散 ，达到平衡。
– 必须说明，当加在二极管两端的正向电压很小时，二极管仍然不能导通， 流过二极管的正向电流十分微弱。只有当正向电压达到某一数值（这一数 值称为“门槛电压”，锗管约为0.2V，硅管约为0.6V）以后，二极管才能 直正导通。
– 导通后二极管两端的电压基本上保持不变（锗管约为0.3V，硅管约为 0.7V），称为二极管的“正向压降”。
– 当不存在外加电压时，处于电平衡状态。 – 当外界有正向电压偏置时，引起正向电流。 – 当外界有反向电压偏置时，形成在一定反向电压范
围内与反向偏置电压值无关的反向饱和电流I0。 – 当外加的反向电压高到为二极管的击穿现象。
二极管
• 正向特性
– 在电子电路中，将二极管的正极接在高电位端，负极接在低电位端，二极 管就会导通，这种连接方式，称为正向偏置。
• 反向特性
– 在电子电路中，二极管的正极接在低电位端，负极接在高电位端，此时二 极管中几乎没有电流流过，此时二极管处于截止状态，这种连接方式，称 为反向偏置。
– 二极管处于反向偏置时，仍然会有微弱的反向电流流过二极管，称为漏电 流。当二极管两端的反向电压增大到某一数值，反向电流会急剧增大，二 极管将失去单方向导电特性，这种状态称为二极管的击穿。
负逻辑：低电平表示 逻辑1，高电平表示0
逻辑1 +Vcc
逻辑0 +Vcc
逻辑0
0V
逻辑1
0V
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管的开关特性
二极管符号： 正极
＋ uD －
负极
理想开关
理想开关的特性： •开关S断开时，通过开关的电流i=0,这时开关两端点间呈现的电 阻为无穷大 •开关S闭合时，开关两端的电压v=0,这时开关两端点间呈现的电 阻为零 •开关S的接通或断开动作瞬间完成 •上述开关特性不受其他因素（如温度等）的影响
iC R c
可变
饱和
iB＞ IBS 发射结正偏 集电结正偏 uBE> 0， uBC> 0
iC＝ ICS uCE ＝ U CE S＝
0.3V 很小， 相当开关闭合
三极管的稳态开关特性
基本单管共射电路
单管共射电路直流传输特性
3第三章集成逻辑门
半导体器件的开关特性 和分立元件门电路
•半导体器件简介
•PN结 •二极管 •三极管 •场效应管
•半导体器件的开关特性 •第三章概述
半导体器件简介
• PN结
– 采用不同的掺杂工艺,将P型半导体与N型半 导体制作在同一块硅片上,在它们的交界面就 形成空间电荷区称PN结。PN结具有单向导 电性。
• PN结加反向电压时 ，空间电荷区变宽 ， 区中电场增 强。反向电压增大到一定程度时，反向电流将突然增 大。如果外电路不能限制电流，则电流会大到将PN结 烧毁。反向电流突然增大时的电压称击穿电压。
半导体器件简介
• 二极管D（Diode）
– 晶体二极管为一个由p型半导体和n型半导体形成的 p-n结，在其界面处两侧形成空间电荷层，并建有自 建电场。
工作状态 条件
偏置情况
工
作 集电极电流
特
点
ce 间 电 压
ce 间 等 效 电 阻
截止 iB＝ 0 发射结反偏 集电结反偏 uBE< 0， uBC< 0 iC＝ 0
uCE＝ VCC
很大， 相当开关断开
放大 0＜ iB＜ IBS 发射结正偏 集电结反偏 uBE> 0， uBC< 0 iC＝ β iB uCE＝ VCC－
是
– 栅极Gate，G – 源极Source，S – 漏极Drain，D
半导体器件的开关特性
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。
逻辑0和1： 电子电路中用高、低电平来表示。
正逻辑：高电平表示 逻辑1，低电平表示0
– MOS场效应管即金属-氧化物-半导体型场效 应管，英文缩写为MOSFET（Metal-OxideSemiconductor Field-Effect-Transistor），属 于绝缘栅型。
– 其主要特点是在金属栅极与沟道之间有一层 二氧化硅绝缘层，因此具有很高的输入电阻。
场效应管
• 它也分N沟道管和P沟道管， • 它和三极管一样，也有三个引脚，分别
半导体器件简介
• 三极管T（Triode）
– 三极管是在一块半导体基片上制作两个相距 很近的PN结，两个PN结把半导体分成三部 分，中间部分是基区，两侧部分是发射区和 集电区，排列方式有PNP和NPN两种
– 从三个区引出相应的电极，分别为基极b发 射极e和集电极c。
半导体器件简介
• MOS场效应管