7数字抢答器设计

西安邮电学院 数字电路课程设计报告书 ——数字抢答器

学院名称 ： 电子工程学院

学生姓名 ： 专业名称 ： 班 级 ：

实习时间 ： 一．任务和要求 1．任务：本次实习要求完成一个可供四名选手进行比赛的数字抢答器 2.要求: (1).四名选手编号为1、2、3、4。其中各有一个抢答按钮和一个指示灯，够进行抢答的按钮和指示灯和选手一一对应。 (2).给主持人一个控制开关，可以控制开始抢答和倒计时开始、系统清零。 (3).抢答器要求具有锁存功能：在主持人没有按开关时，如果有人抢答，显示抢答者的编号，同时与他对应的灯和禁报灯同时亮，统锁存，其他人在抢答无效；在主持人按下开关，抢答开始时，倒计时开始，最先抢答者也显示其编号，其对应的灯也亮，系统锁存，倒计时也停止，直到主持人清零为止。 (4).如果在主持人按下按钮，倒计时到0时仍然没有人抢答，此次抢答无效，主持人清零重新开始；如果有人抢答显示其编号，其对应的灯和警报灯同时亮起，系统锁存，直到主持人清零为止。 (5).该系统的脉冲是由555电路供给，倒计时也是1HZ的脉冲递减，作为计时器的CP信号。 二．总体方案的选择 1．电路主要设计模块主要由秒脉冲产生电路、计数译码显示电路、锁存电路和控制模块电路组成。秒脉冲电路模块：一般由多谐振荡器及分频器构成，多谐振荡器由555定时器及相关电阻电容组成。计时数码显示模块由计数器、译码器、数码管三部分组成，计数器用74LS161实现；译码器可由74LS48实现。锁存模块，当抢答开始时，所存工作，一旦检测到有抢答信号，立刻锁存，可由74LS75实现。控制模块是主要控制抢答器的工作状态，主持人按下开关K时，进入正常抢答，由555电路产生CP信号，输入到计时器，计时器（9秒计时）开始正计时，当选手按下抢答按钮时，显示电路显示选手的编号，绿灯提示正常抢答，而其它选手再抢答已经无效，这样就完成了一次正常抢答。主持人清零以后，开始下一次抢答。若一直到9也没有人抢答，则锁存器锁定电路，并且把“0”信号传给计时器，使计时器保持，红灯亮报警提示。则主持人清零重新开始；在主持人没有按下开关时，如果有人抢答，其信号灯发亮，锁存器将电路锁定，显示违规选手号码，红灯报警提示，这就是违规抢答，抢答无效，主持人清零，重新开始抢答； 2.系统工作图示：

3．实验原件列表 元件名称 元件描述 元件数量 74LS00 四2输入与非门 1

主持人 抢答电路 锁存电路 优先编码电路 译码 显

示

控制电路 红灯亮

报警

555电路 计时电路 译码 显示电路 74LS20 二4输入与非门 1 74LS48 编码器 2 74LS75 锁存器 1 74LS161 计数器 1

七段显示译码器 与74LS48配合 2

74LS04 反向器 2 555 秒脉冲 1 二极管 5 74LS08 四2输入与门 1

三．单元电路的设计

1、脉冲电路 它是由555电路组成。如下： 2．倒计时电路： （1）计数控制电路要求在裁判下达“抢答开始”命令 后开始计时，在规定时间内若有人抢答，则计数停止且显示抢答者序号； （2）经过规定的抢答时间，发出“抢答时间到命令”，“抢答时间到命令”一到，表示超时的红灯亮；另一方面控制译码显示电路，使其显示一个无用字符。计数控制电路可以用161来完成，通过非门送入7448的输入端，从而实现倒计时功能。当抢答时间到时，用161的CO输出端经二输入与非门，再与74LS75的输出端Q1’Q2’Q3’Q4’经四输入与非门74LS20的输出Y经非门的输出Y’相与再与脉冲相与的结果送入161的CP端，从而控制其显示在00状态，此时，若有人抢答，则只显示其序号而计数停止在00状态。

2．计时电路： 此电路用来实现模10的倒计数器，用一片74LS161来实现模十的计数功能。用同步置数法来实现，由于要求倒数计数，可以取0011至1111十个状态，然后取反而得到。取反后得到1001到0000。即9到0的倒计时。 状态转移图如下：

通过给其CO端取非送入到置入端，ENT，ENP来控制计数和保持。由分析知，当主持人宣布抢答开始后，正常抢答时计时模块才会停止计时，故将ENT接高电平，ENP由主持人和抢答队员经过门电路控制，高电平计数，低电平保持。 计时器电路图如下

/0 /0 /0 /0 /0 /0 /0 /0 /0 /1 1111 11011100 1011 1110

DCBA/Co 01101010 1001 1000 0111 3.抢答电路： 电路选用优先编码器 74LS148、译码器74LS48和锁存器 74LS75来完成。 该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关自上而下，分别是J1,J2,J3 J4，当有选手将抢答按键按下时（如按下J2），74LS148的输出经74LS48译码器接到七段显示电路处于工作状态，4Q3Q2Q=010,经译码显示为“2”。此外，E0/1、E2/3均为0，封锁其他按键的输入，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将sw1开关重新置0然后才可能进行。

锁存电路:

锁存电路主要由7475来实现，当7475的使能端4，13号管脚均为“0”时，它将进行锁存，保持原来的状态；当使能端均为1时输出Q随着输入D的变化而变化。 74LS75真值表 D C Q 1 1 1 0 1 0 X 0 Qn

75芯片的数据输入端接四组抢答队员，使能端由主持人经过148优先编码器进行编码，再经过组合门电路进行控制，可以实现正常抢答和违规抢答的队员组号的锁存和显示。

抢答器电路图如下

4.违规电路设计

当主持人读题时即开关打到“准备”时，若有人抢答则违规指示灯亮。此时抢答电路工作，定时系统不工作。当主持人读完题目开关打到“开始”时，计数器和抢答电路同时工作，此时若有人抢答，显示选手号并且计数器停止计数保持。当计时完成后，计数器停止并保持9状态，若有人抢答，抢答电路工作，显示出选手号。 四．画总体电路图。 完整电路图如下：

八、实验遇到的问题与解决的办法：

由于实验的时间是有限的，所以合理分配好时间，有计划有步骤的安排，对实验有整体的认识是非常重要的。刚开始我用了整整两天时间进行电路图的设计，因为以后将近两周的时间都是围绕这张图展开的，图没有设计好或是有问题就盲目连线，结果只能是想要的结果出不来，在那干着急，不停的检查器件，检查连线，甚至最后拆了从新设计，连线。一开始就应该认真分析自己的电路图，用仿真软件仿真也是非常必要的，总之要确保自己的电路图万无一失。我深知一个良好正确的设计是一切的基础，是后面搭建电路的保障，磨刀不误砍柴工。 我首先画了一张设计草图，比较零乱，经过一天的电路分析，针对数字抢答器的功能要求不断改进，始终不能完全的达到设计要求，满足了正常抢答计数器停止不能使其显示组号，显示组号后又无法阻止其他队员抢答。第二天，我彻底推翻了之前的设计思想，换了一种设计思路，重新进行了原理图，接线图的悉心绘制。完成了设计并且达到了所有要求还完成了显示违规组员组号和多个提示灯的附加要求。

七 总结： 通过本次实验加深了对数字电路中触发器、分频电路、多谐振荡器、CP时钟脉冲源等元件工作原理的理解。我体会到在进行一个综合性的硬件设计时，要全面考虑问题，比如想用其他信号来控制一个信号，就要考虑到和这个信号直接或间接关系的信号，必须是最重要相关的信号，然后用真值表来解决他们的关系，通过门电路来实现。下来就是在实际动手连接电路时输入电路不可以悬空，悬空并不一定保证高电平，这样地话，就会对后面地时序电路产生影响。 最重要的学会了模块化的设计，在设计过程中，最先将计数模块，时钟脉冲模块，锁存模块等分别设计出来，然后再分析控制模块的各个输出的真值表，从而得出表达式和逻辑图，并将各个模块联系起来。在检错的过程中，第一检查的是时钟脉冲模块是否正常的输出脉冲，在实验过程中，我不但学会了设计电路图，同时学到更多的是，找出错误，解决问题。 理论指导实践，但是在实验中应考虑实践中各部分合理论的差距，差别。在实际中，电阻，电容，的真实值不会那样准确。各器件的输入端在理论中悬空是表示接高电平，但是实际的逻辑器件如果输入端本该接高电平而没接，可能会导致元件的工作不稳定。 在试验中老师不断地强调数码管和LED灯一定要接限流电阻，否则电流过大会烧坏元件，看似这是一个小事，我们的试验中烧坏数码管，LED灯可以换一个，但以后走到工作岗位上进行大型复杂电路的设计，由于这些低级错误造成的损失可能是无法估量的。这是培养我们养成一个良好的习惯，细节决定成败。 两周短暂的实习很快就结束了，感谢老师的帮助，让我顺利的完成了这次设计，也让我学到了很多东西，尤其是在电路的设计部分。因为以前用面包板搭过电路，对于接线等问题已经非常熟悉，所以此次对我的挑战和重点在电路的设计部分，面包板的线路搭建我只用了一天的时间，一次性完成，没有出现问题，电路模块均正常稳定工作。唯一的问题是在刚开始用LED灯验证555实现1秒定时脉冲模块是发现灯不亮，经过对电路图，接线，元件的全面检查后，最后才发现竟然将LED灯的正负极插反，以前也从未注意过这个问题，只是以为灯坏了。经过改正后一切正常。 总体来说，这次实习我受益匪浅。在摸索该如何设计电路使之实现所需功能的过程中，培养了我的设计思维，增加了实际操作能力。在让我体会到了设计电路的艰辛同时也享受到了完成设计，实现预计