3.1组合逻辑电路的分析
《组合逻辑电路》公开课教案
《组合逻辑电路》公开课教案第一章：组合逻辑电路简介1.1 教学目标让学生了解组合逻辑电路的基本概念让学生掌握组合逻辑电路的原理和特点让学生学会分析组合逻辑电路1.2 教学内容组合逻辑电路的定义组合逻辑电路的组成组合逻辑电路的特点组合逻辑电路的应用1.3 教学方法采用讲授法讲解组合逻辑电路的基本概念和原理通过实例分析，让学生了解组合逻辑电路的特点和应用引导学生进行思考和讨论，提高学生的理解和分析能力1.4 教学评估课堂问答：了解学生对组合逻辑电路的基本概念和原理的掌握情况实例分析：评估学生对组合逻辑电路的特点和应用的理解程度第二章：组合逻辑电路的设计方法2.1 教学目标让学生掌握组合逻辑电路的设计方法让学生学会使用组合逻辑电路的设计工具让学生了解组合逻辑电路的设计原则2.2 教学内容组合逻辑电路的设计方法组合逻辑电路的设计工具组合逻辑电路的设计原则2.3 教学方法采用讲授法讲解组合逻辑电路的设计方法和原则通过设计工具的使用，让学生学会设计组合逻辑电路引导学生进行实践操作，提高学生的设计能力2.4 教学评估设计任务：评估学生对组合逻辑电路的设计方法和原则的掌握情况实践操作：评估学生对组合逻辑电路的设计工具的使用能力和设计能力第三章：组合逻辑电路的仿真与验证3.1 教学目标让学生了解组合逻辑电路的仿真方法让学生掌握组合逻辑电路的验证方法让学生学会使用组合逻辑电路的仿真工具3.2 教学内容组合逻辑电路的仿真方法组合逻辑电路的验证方法组合逻辑电路的仿真工具3.3 教学方法采用讲授法讲解组合逻辑电路的仿真方法和验证方法通过仿真工具的使用，让学生学会仿真和验证组合逻辑电路引导学生进行实践操作，提高学生的验证能力3.4 教学评估仿真任务：评估学生对组合逻辑电路的仿真方法和验证方法的掌握情况实践操作：评估学生对组合逻辑电路的仿真工具的使用能力和验证能力第四章：组合逻辑电路的应用案例4.1 教学目标让学生了解组合逻辑电路在实际应用中的案例让学生掌握组合逻辑电路的应用方法让学生学会分析组合逻辑电路的应用效果4.2 教学内容组合逻辑电路的应用案例组合逻辑电路的应用方法组合逻辑电路的应用效果分析4.3 教学方法采用讲授法讲解组合逻辑电路的应用案例和方法通过实例分析，让学生了解组合逻辑电路的应用效果引导学生进行思考和讨论，提高学生的应用能力4.4 教学评估实例分析：评估学生对组合逻辑电路的应用方法和应用效果的理解程度应用任务：评估学生对组合逻辑电路的应用能力的掌握情况第五章：组合逻辑电路的设计与验证综合练习5.1 教学目标让学生综合运用组合逻辑电路的设计方法和验证方法让学生学会解决组合逻辑电路的综合问题让学生提高组合逻辑电路的设计和验证能力5.2 教学内容组合逻辑电路的设计与验证综合练习组合逻辑电路的综合问题解决方法组合逻辑电路的设计与验证能力的提高方法5.3 教学方法采用讲授法讲解组合逻辑电路的设计与验证综合练习和方法通过综合练习，让学生学会解决组合逻辑电路的综合问题引导学生进行实践操作和思考讨论，提高学生的设计和验证能力5.4 教学评估综合练习：评估学生对组合逻辑电路的设计方法和验证方法的掌握情况问题解决：评估学生对组合逻辑电路的综合问题解决能力的掌握情况实践操作：评估学生对组合逻辑电路的设计与验证能力的提高情况第六章：组合逻辑电路的性能分析6.1 教学目标让学生了解组合逻辑电路的性能指标让学生掌握组合逻辑电路的性能分析方法让学生学会评估组合逻辑电路的性能6.2 教学内容组合逻辑电路的性能指标组合逻辑电路的性能分析方法组合逻辑电路的性能评估6.3 教学方法采用讲授法讲解组合逻辑电路的性能指标和分析方法通过实例分析，让学生了解组合逻辑电路的性能评估过程引导学生进行思考和讨论，提高学生的性能分析能力6.4 教学评估性能指标测试：评估学生对组合逻辑电路的性能指标的掌握情况实例分析：评估学生对组合逻辑电路的性能分析方法的掌握程度第七章：组合逻辑电路的优化方法7.1 教学目标让学生了解组合逻辑电路的优化需求让学生掌握组合逻辑电路的优化方法让学生学会应用优化方法提高组合逻辑电路的性能7.2 教学内容组合逻辑电路的优化需求组合逻辑电路的优化方法组合逻辑电路的优化应用7.3 教学方法采用讲授法讲解组合逻辑电路的优化需求和方法通过实例分析，让学生了解组合逻辑电路的优化应用引导学生进行实践操作，提高学生的优化能力7.4 教学评估优化需求分析：评估学生对组合逻辑电路的优化需求的了解程度实例分析：评估学生对组合逻辑电路的优化方法的掌握情况优化应用：评估学生对组合逻辑电路的优化应用能力的掌握程度第八章：组合逻辑电路的实现技术8.1 教学目标让学生了解组合逻辑电路的实现方法让学生掌握组合逻辑电路的实现技术让学生学会应用实现技术制作组合逻辑电路8.2 教学内容组合逻辑电路的实现方法组合逻辑电路的实现技术组合逻辑电路的制作过程8.3 教学方法采用讲授法讲解组合逻辑电路的实现方法和实现技术通过实例分析，让学生了解组合逻辑电路的制作过程引导学生进行实践操作，提高学生的制作能力8.4 教学评估实现方法了解：评估学生对组合逻辑电路的实现方法的掌握情况实现技术掌握：评估学生对组合逻辑电路的实现技术的掌握程度制作过程实践：评估学生对组合逻辑电路的制作过程的掌握程度第九章：组合逻辑电路的测试与维护9.1 教学目标让学生了解组合逻辑电路的测试方法让学生掌握组合逻辑电路的维护技巧让学生学会应用测试与维护方法保障组合逻辑电路的正常运行9.2 教学内容组合逻辑电路的测试方法组合逻辑电路的维护技巧组合逻辑电路的测试与维护方法9.3 教学方法采用讲授法讲解组合逻辑电路的测试方法和维护技巧通过实例分析，让学生了解组合逻辑电路的测试与维护方法引导学生进行实践操作，提高学生的测试与维护能力9.4 教学评估测试方法了解：评估学生对组合逻辑电路的测试方法的掌握情况维护技巧掌握：评估学生对组合逻辑电路的维护技巧的掌握程度测试与维护实践：评估学生对组合逻辑电路的测试与维护方法的掌握程度第十章：组合逻辑电路的应用案例分析10.1 教学目标让学生了解组合逻辑电路在实际应用中的案例让学生掌握组合逻辑电路的应用方法让学生学会分析组合逻辑电路的应用效果10.2 教学内容组合逻辑电路的应用案例组合逻辑电路的应用方法组合逻辑电路的应用效果分析10.3 教学方法采用讲授法讲解组合逻辑电路的应用案例和方法通过实例分析，让学生了解组合逻辑电路的应用效果引导学生进行思考和讨论，提高学生的应用能力10.4 教学评估实例分析：评估学生对组合逻辑电路的应用方法和应用效果的理解程度应用任务：评估学生对组合逻辑电路的应用能力的掌握情况实践操作：评估学生对组合逻辑电路的应用案例的分析和解决能力的掌握程度重点和难点解析一、组合逻辑电路简介重点和难点解析：理解组合逻辑电路的基本概念、组成、特点及应用是学习后续内容的基础。
数电组合逻辑电路习题含答案)
《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP=1、Z=0时的真值表 COMP=0、Z=0的真值表从略。
[题 3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
表A3.3[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到： C B A M S +=， B M L =（M S、M L的1状态表示工作，0状态表示停止）。
数字逻辑-组合电路：组合电路分析与设计
第三章 组合电路分析与设计
1
课程回顾
数字系统和数字设计 数制和编码 数字电路的基础
布尔代数 开关函数 开关电路 数字电路基础知识（逻辑门的实现）
二极管 TTL CMOS
数字逻辑——组合电路（一）
2003年3月10日
2
分析与设计
模 拟 世
A/D
数
字编
世码
1
011
1
1
1
100
0
1
1
101
0
1
1
110
0
0
0
111
0
0
0
数字逻辑——组合电路（一）
2003年3月10日
12
3.2 时序图的分析(1)
时序图(Timing Diagram)是一个开关网络 的输入和输出信号关系在时间维度上的 图形表示。
时序图可以显示中间信号和传播延迟。
时序图的获得
示波器(oscilloscope) 逻辑分析仪(logic analyzer) 逻辑模拟程序(simulation program,
开关表达式(Switch expression) 真值表(Truth table) 时序图(Timing diagram) 其它行为描述(behavioral description)
设计与分析是相反的过程
数字逻辑——组合电路（一）
2003年3月10日
4
电路分析的目的
确定逻辑电路的行为功能 验证电路的行为和规范说明是否一致 协助将电路转变为另一种形式 减少电路中门的个数 采用不同的逻辑单元实现电路
bc bc (a b )ac
bc bc abc
进位链
间串行进位方式的延迟时间进一步减少。
分析上面的公式每一小组的小组进位可以看出，它又是有两部分组 成，一部分只与该组4位操作数有关，而与低位小组的小组进位无关，
如G4+P4G3 +P4P3G2 +P4P3P2G1 ，它只与第一小组的 A1~ A4 、B1~B4有关，称它为第一小组的本地进位记GI;另一部分不仅
与这一小组的4位操作数有关，而且与低位小组的小组进位有关，如
1.行波进位
也称为串进位，它是指并行加法器进位从低位向高位逐位的 产生与传送，高一位的依赖于低位的产生与传送。
2.先行进位
先行进位也称并行进位，指加法器各位的进位是各自独立且 同时产生的，高一位的进位不依赖低位的进位产生与传送。
并行加法器任何一位的进位：
Ci = AiBi +(Ai⊕ Bi) Ci-1 = AiBi +(Ai +Bi) Ci-1 它可以分为两个部分：AiBi和(Ai⊕ Bi) Ci-1 ，前者仅与这
一位的两个操作数有关与低位的进位无关称它为本地进位 或进位生成函数，记Gi；后者不仅与操作数有关还与低位
的进位有关称它为传递进位，称Ai⊕ Bi或Ai +Bi为传递函
数记Pi。因此可写成：
Ci = Gi + Pi Ci-1
以16为加法器为例，在行波进位器中有如下进位关系：
C1 = G1 + P1 C0 C2 = G2 + P2 C1
(1)组内并行、组间串行的分组进位方式
以16位并行加法器为例，将其按每组4位划分为4个组， 组内4位按类似公式（3.6）设计如（图3.7）所示的先行进 位电路。4个小组的进位电路按图(3.8)所示的关系将其串 联起来。
数字电路实验报告
数字电路实验目录实验一组合逻辑电路分析 (1)实验二组合逻辑实验（一） (5)实验三组合逻辑实验（三） (9)实验四触发器和计数器 (16)实验五数字电路综合实验 (20)实验六555集成定时器 (22)实验七数字秒表 (25)实验一组合逻辑电路分析一、参考元件1、74LS00（四2输入与非门）2、74LS20（双4输入与非门）二、实验内容1、组合逻辑电路分析A B C DX15 V图1.1 组合逻辑电路分析电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
实验表格记录如下：表1.1 实验分析：由实验逻辑电路图可知：输出X1=AB CD •=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？X1X25 VABCD图1.2 密码锁电路分析实验真值表记录如下：表1.2 实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
实验二 组合逻辑实验（一）半加器和全加器 一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1、复习用门电路设计组合逻辑电路的原理和方法步骤。
2、复习二进制数的运算①用“与非”门设计半加器的逻辑图 ②完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图 ③完成用“异或”门设计三变量判奇电路的原理图 三、参考元件1、74LS283（集成超前4位进位加法器）2、74LS00（四2输入与非门）3、74LS51（双与或非门）4、74LS136（四2输入异或门） 四、实验内容1、用与非门组成半加器 由理论课知识可知：i S =i i A B ⊕=i i i i AB A B +=i i i i i i A B A A B B ••• i C =i i A B =i i A B根据上式，设计如下电路图：AiBi SiCi图2.1与非门设计半加器电路图得到如下实验结果：表2.1 半加器实验结果记录表格2、用异或门、与或非门、与非门组成全加器 由理论课知识可知：i S =1i i i A B C -⊕⊕ i C =1()i i i i i A B A B C -+⊕根据上式，设计如下电路：Ai BiCi-1SiCi图2.2 用异或门、与或非门、与非门设计的全加器表2.2 3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0. 根据题目要求可知：输出L=ABC ABC ABC ABC A B C +++=⊕⊕ 则可以设计出如下电路：74LS136NA B CL图2.3 用异或门设计的3变量判奇电路根据上图，可以得到如下实验数据表格：表2.3 4、用“74LS283”全加器逻辑功能测试U174LS283NS U M _410S U M _313S U M _14S U M _21C 49B 411A 412B 315A 314B 22A 23B 16A 15C 07图2.4 元件74LS283利用74LS283进行如下表格中的测试：表2.4 “74LS283实验三 组合逻辑实验（三）数据选择器和译码器的应用 一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。
组合逻辑电路题解
组合逻辑电路题解3.1 写出如图3.12所示各电路的逻辑表达式，并化简之。
分析根据逻辑图写逻辑表达式的方法是：从输入端到输出端，逐级写出各个门电路的逻辑表达式，最后写出各个输出端的逻辑表达式。
解对图3.12（a）所示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为：对图3.12（b）所示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为：（a）（b）图3.12 习题3.1的图3.2 写出如图3.13所示各电路的逻辑表达式，并化简之。
（a）（b）图3.13 习题3.2的图分析在逻辑图比较简单的情况下，可一次性写出输出端的逻辑表达式。
解对图3.13（a）所示电路，逻辑表达式为：对图3.13（b）所示电路，逻辑表达式为：3.3 证明如图3.14所示两个逻辑电路具有相同的逻辑功能。
（a）（b）图3.14 习题3.3的图分析如果两个逻辑电路的逻辑表达式或真值表完全相同，则它们具有相同的逻辑功能。
解对图3.14（a）所示电路，逻辑表达式为：对图3.14（b）所示电路，逻辑表达式为：因为两个逻辑电路的逻辑表达式完全相同，所以它们具有相同的逻辑功能。
3.4 分析如图3.15所示两个逻辑电路的逻辑功能是否相同？要求写出逻辑表达式，列出真值表。
（a）（b）图3.15 习题3.4的图解对图3.15（a）所示电路，逻辑表达式为：对图3.15（b）所示电路，逻辑表达式为：真值表如表3.12所示。
因为两个逻辑电路的逻辑表达式以及真值表完全相同，所以它们具有相同的逻辑功能。
表3.12 习题3.4的真值表A B C F1F20 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 011113.5 分析如图3.16所示两个逻辑电路，要求写出逻辑式，列出真值表，然后说明这两个电路的逻辑功能是否相同。
（a）（b）图3.16 习题3.5的图解对图3.16（a）所示电路，逻辑表达式为：对图3.16（b）所示电路，逻辑表达式为：真值表如表3.13所示。
电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1
L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章 组合逻辑电路
例3.4.2.2 某组合逻 辑电路的真值表如表 4.2.4所示，试用译码器 和门电路设计该逻辑电路。 解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章 组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章 组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系
数字电子技术基础简明教程(第三版)余孟尝第三章-完成ok
第三章 组合逻辑电路【】 分析图P3.1电路的逻辑功能,写出Y 1、Y 2的逻辑函数式,列出真值表,指出电路完成了什么逻辑功能.Y 1【解】1()Y ABC A B C AB AC BC ABC ABC ABC ABC=+++•++=+++2Y AB BC AC =++由真值表可见,这是一个全加器电路。
A 、B 、C 为加数、被加数和来自低位的进位，Y 1是和，Y 2是进位输出。
【】 图3.2是对十进制数9求补的集成电路CC14561的逻辑图,写出当COMP=1;Z=0和COMP=0,Z=0时Y 1,Y 2,Y 3,Y 4的逻辑式,列出真值表。
Y 1Y 2Y 3Y 4A 1A 2A 3A 4Z【解】(1)COMP=1、Z=0时输出的逻辑式为11223234234Y A Y A Y A A Y A A A⎧=⎪=⎪⎨=⊕⎪⎪=++⎩ 〔2〕COMP=0、Z=0时输出的逻辑式为11223344Y A Y A Y A Y A =⎧⎪=⎪⎨=⎪⎪=⎩〔即不变换，真值表从略〕3个或3个以上为1时输出1，输入为其他状态时输出0。
【解】Y ABCD ABCD ABCD ABCD ABCD ABC ABD ACD BCD ABC ABD ACD BCD=++++=+++=•••B D Y【】 有一水箱由大、小两台水泵M L 、M S 供水,如图P3.4所示.水箱中设置了3个水位检测元件A、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 、M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
【解】图P3.4M L真值表中的ABC 、ABC 、ABC 、ABC 为约束项，利用卡诺图【图A3.4(a)】化简后得到S L M A BCM B⎧=+⎪⎨=⎪⎩ 〔M S 、M L 的1状态表示工作，0状态表示停止〕 逻辑图如图A3.4(b).S M A BC =+L M B =〔a 〕(b)A B CM SM L【】。
数字电路：组合逻辑电路
逻辑代数和普通代数一样，有一套完整的运算规则，包括公理、定理和定律，用它们对逻辑函数式进行处理，可以完成对电路的化简、变换、分析与设计。
一．逻辑代数的基本公式
包括9个定律，其中有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。
表3.1.1逻辑代数的基本公式
名称
公式1
公式2
表3.2.2三变量全部最小项的真值表
变量
m0
m1
m2
m3
m4
m5
m6
m7
ABC
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0—1律
互补律
重叠律
交换律
结合律
分配律
反演律
吸收律
对合律
表中略为复杂的公式可用其他更简单的公式来证明。
例3.1.1证明吸ຫໍສະໝຸດ 律证：表中的公式还可以用真值表来证明，即检验等式两边函数的真值表是否一致。
例3.1.2用真值表证明反演律 和
证：分别列出两公式等号两边函数的真值表即可得证，见表3.1.2和表3.1.3
本节介绍一种比代数法更简便、直观的化简逻辑函数的方法。它是一种图形法，是由美国工程师卡诺（Karnaugh）发明的，所以称为卡诺图化简法。
数字电子技术基础(第3章) 组合逻辑分析与设计
第3章 组合逻辑设计
A B
&
Y
与非门的逻辑符号
L=A+B （2）或非运算：逻辑表达式为： Y A B
A 0 0 1 1 B Y 0 1 1 0 0 0 1 0 真值表
A B
≥1
Y
或非门的逻辑符号
第3章 组合逻辑设计
（3）异或运算：逻辑表达式为： Y
A 0 0 1 1 B Y 0 0 1 1 0 1 1 0 真值表
A
B F
A B
F
0 0 1 1
0 1 0 1
0 1 1 1
第3章 组合逻辑设计
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
逻辑符号 实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
第3章 组合逻辑设计
第3章 组合逻辑分析与设计
3.1 逻辑代数基础
3.2 逻辑函数的化简
3.3 组合逻辑电路的分析
3.4 组合逻辑电路的设计
3.5 VHDL硬件描述语言 3.6 基本组合逻辑电路的设计举例 3.7 组合逻辑电路中的竞争-险象
第3章 组合逻辑设计
3.1 逻辑代数基础
逻辑代数（Logic Algebra）是由英国数学家乔治· 布尔(George Boole)于1847年首先提出的，因此也称为
(A+B)(A+C)
第3章 组合逻辑设计
吸收率：
A ( A B) A B A A B A B
证明： A A B ( A A)(A B)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章组合逻辑电路基本要求：熟练掌握组合逻辑电路的分析方法；掌握组合逻辑电路的设计方法；理解全加器、译码器、编码器、数据选择器、数据比较器的概念和功能，并掌握它们的分析与实现方法；了解组合逻辑电路中的险象本章主要内容：组合逻辑电路的分析方法和设计方法。
本章重点：组合逻辑电路的分析方法组合逻辑电路的设计方法常用逻辑部件的功能本章难点：组合逻辑电路的设计一、组合逻辑电路的特点若一个逻辑电路，在任一时刻的输出仅取决于该时刻输入变量取值组合，而与电路以前的状态无关，则电路称为组合逻辑电路（简称组合电路）。
可用一组逻辑函数描述。
组合电路根据输出变量分为单输出组合逻辑电路和多输出组合逻辑电路。
注意：1.电路中不存在输出端到输入端的反馈通路。
2.电路不包含记忆元件。
3.电路的输出状态只由输入状态决定。
二、组合逻辑电路的分析方法分析的含义：给出一个组合逻辑电路，分析它的逻辑功能。
分析的步骤: 1.根据给出的逻辑电路图，逐级推导，得到输出变量相对于输入变量的逻辑函数。
2.对逻辑函数化简。
3.由逻辑函数列出对应的真值表。
4.由真值表判断组合电路的逻辑功能。
三、组合电路的分析举例１、试分析图3-1所示的单输出组合逻辑电路的功能解：（1）由G1、G2、G3各个门电路的输入输出关系，推出整个电路的表达式：Z1=ABCF=Z1+Z2 （2）对该逻辑表达式进行化简：（3）根据化简后的函数表达式，列出真值表3-1。
（4）从真值表中可以看出：当A、B、C三个输入一致时（或者全为“0”、或者全为“1”），输出才为“1”，否则输出为“0”。
所以，这个组合逻辑电路具有检测“输入不一致”的功能，也称为“不一致电路”。
２.试分析图3－2所示的输出组合逻辑电路的功能解：（1）由G1、G2、G3、G4、G5各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：（2)对该逻辑表达式进行化简：（3）根据化简后的函数表达式，列出真值表3-2。
（4）若设A、B各为一位二进制加数，则从真值表中可以看出，S为两加数相加后的一位和、C为两加数相加后的进位值。
由此可见，这个组合逻辑电路实现了加法器的功能。
由于这种加法器不计低位来的进位，所以称它为“半加器”（Half Adder）。
半加器是运算器的基本单元电路，其符号图见图3-4。
一、组合逻辑电路的设计设计的含义：根据规定的逻辑功能，画出实现该功能的逻辑电路图。
设计的步骤：1.根据所需的逻辑功能，弄清输入、输出间的逻辑规定，列出满足要求的真值表。
2.由真值表列出逻辑函数的标准与或式，再化简。
3.根据选定的门电路，将逻辑函数转换成所需的表达式。
4.由所得的逻辑表达式画出逻辑电路图。
注意：其中第一步是逻辑电路设计的基础。
二、组合逻辑电路设计举例1.单输出组合逻辑电路设计举例例：三人按少数服从多数原则对某事进行表决，但其中一人有表决权，即只要他同意，不论同意者是否达到多数，表决将通过。
试用“与非”门设计该表决器。
解：（1）由题意可知，该表决器有三个输入变量和一个输出变量。
设A、B、C为输入变量（“1”表示同意，“0”表示不同意），且A为有表决权的变量，F为输出变量(“1”表示通过，“0”表示不通过)。
将表决器的逻辑功能描述为：A或者B、C均为“1”时， F才为“1”,否则F为“0”。
由此，可以列出真值表如表3-3所示。
（2）由真值表列出逻辑表达式为：用卡诺图化简逻辑函数（如图3－5(a)所示），得到最简“与或”表达式：F=A+BC（3）将表达式转换成用“与非”形式：（4）根据逻辑表达式画出如图3－5(b)所示的逻辑电路。
这里假设系统能提供所有的原、反变量，否则还需增加一个“非”门以实现。
２、多输出组合逻辑电路设计例：某工厂有三个用电量相同的车间和一大、一小两台自备发电机，大发电机的供电量是小的两倍。
若只有一个车间开工，小发电机便可以满足供电要求；若两个车间同时开工，大发电机可满足供电要求；若三个车间同时开工，需大、小发电机同时启动才能满足供电要求。
试用“与非”门设计一个控制器，以实现对两个发电机启动的控制。
解：（1）由题意可知，该控制器有三个输入变量和两个输出变量。
设A、B、C为三个车间开工情况输入变量（“1”表示开工，“0”表示关闭）。
可将控制器的逻辑功能描述为：当A、B、C中仅有一个为“1”时，N为“1”；当A、B、C 中有两个同时为“1”时，M为“1”；当A、B、C全为“1”时，M、N均为“1”；当A、B、C全为“0”时，M、N均为“0”。
由此列出真值表如表3－4所示。
（2）由真值表列出逻辑表达式，并利用图3－6(a)的卡诺图将它们转换为最简表达式：（3）将表达式转换成用“与非”形式：（4）根据逻辑表达式画出如图3－6（b）所示的逻辑电路。
这里假设系统能提供所有的原、反变量，否则还需增加三个“非”门以实现一、险象的概念．前面讨论的是理想门电路，没有考虑信号的门延时。
实际的门电路，存在门延时。
信号经过不同的路径到达某点时，会产生时差，这种时差现象称为竞争。
竞争现象可能使电路产生暂时性的错误输出，有时这种错误是不允许的。
我们把这种由竞争产生的错误输出称为组合电路的险象。
二、险象产生的原因1.见图3－7，如不考虑门延时，F＝A＋＝1。
如考虑G1门延时，则当A由10时，经过一个短暂的瞬间才由01，即G2的输入端同时出现0，输出为0，这个结果是错误的，电路出现了险象，称0冒险。
2.见图3－8，如不考虑门延时，F＝A＝0。
若考虑G1门延时，则当A 由01时，经过一个短暂的瞬间才由10，即G2的输入端同时出现1，输出为1，这个结果是错误的，电路出现了险象，称1冒险。
三、险象的检查检查某个逻辑门的两个输入是否存在互补变化，可以作为判断该逻辑门输出是否出现险象的依据。
分析该电路对应的函数式中是否出现“X＋”或“X”的形式。
如存在，则该电路可能出现险象。
例1、判断函数 F1＝AC＋ B 是否存在险象。
解：由表达式可以看出，当C＝B＝1时，F1＝A＋，F1理应恒为“1”。
但此时当A由“1”变“0”、由“0”变“1”时，由于的变化滞后于A的变化，F1输出瞬间会出现负向窄脉冲干扰，即出现险象。
例2、判断函数 F2＝AC＋B＋BC 是否存在险象。
解：所给表达式在任何条件下都不能简化成“X＋”或“X”的形式，因而该函数不存在险象。
例如，当C＝B＝1时，F2＝A＋＋1＝1，也即F2的“或”门有三个输入端，其中一个恒为“1”。
此时无论A、如何变化，也不管有无时差，F2输出都稳定地保持为“1”，也即不会出现险象。
四、险象的消除1.添加多余项2.增加电路时延3.引入选通脉冲4.加入滤波电路集成电路按照集成度的不同，可以分为小规模集成电路、中规模集成电路、大规模集成电路。
小规模集成电路仅是由门电路和触发器构成的；中规模集成电路是由一些相对独立的逻辑部件或功能模块（如：加法器、译码器等）构成的；大规模和超大规模集成电路是一个数字系统。
由于中规模集成电路具有通用性强、体积小、功耗低、可靠性高等一系列优点，在实际工程中为大多数数字逻辑设计者使用。
本节介绍常用的中规模集成电路的外特性及如何使用这些模块。
一、全加器加法器是计算机运算器的核心部件，它由多个全加器构成。
如n位加法器就是由n个全加器构成的。
全加器是可以将低位来的进位与两个一位二进制数一起相加，产生一位和值及一位向更高位进位的电路。
简称为FA。
设两个一位二进制数分别为Ai、Bi，Ci-1是低位来的进位，Si是和值，Ci是向高位的进位。
其真值表如表3-5所示，惯用符号如图3-9（a）所示。
从真值表列出全加器的逻辑表达式：用n个全加器按图3－10连接起来，可以实现n位二进制数的加法运算。
其中A1An,B1Bn分别为n位被加数和加数，S1Sn为n位和。
各位串行连接形成进位链。
在相加的过程中，低位产生的进位逐位传送到高位，这种进位方式被称为“行波进位”。
由于高位相加必须等到低位相加完成并形成进位后才能进行，所以n位行波进位加法器的速度较慢。
为了提高加法器的运算速度，可以采用先行进位加法器。
一旦参加运算的加数确定，便可以同时产生各位进位，实现多位二进制数的并行相加。
具有先行进位的四位二进制加法器7483中规模器件，引脚图如图3-11所示。
二、译码器1、译码器的概念：将二进制代码所表示的信息翻译出来的过程，称为译码。
实现译码功能的电路称为译码器。
它是一个多输出的组合逻辑电路，每一个输出对应一个特定的输入组合。
2、二进制译码器：输入是表示某种信息的二进制代码，对于任何一组输入代码取值，多个输出中只有唯一的一个呈现有效电平，其余都是无效的。
以此表示翻译出来的不同信息。
若定义“0”是有效电平，则“1”是无效电平，反之亦然。
若输入n位二进制代码，则输出有2个。
当输入端n＝3时，输出端有8个，称为3－8译码器。
典型的有74138译码器。
3、74138译码器三个输入A0～A2的八种组合中的每一种，都唯一地使八个输出中的一个为有效电平（这里设为低电平，所以输出变量上面加“－”号）。
还有三个使能控制端: G1,，仅当它们分别为1、0、0时，译码器被选通，处于正常工作状态，输出由输入决定。
否则，译码器处于禁止状态。
它的真值表（如表3-7）,它的惯用符号如图3-12。
4、译码器的扩展利用使能控制端可以实现译码器的扩展。
由两片74138译码器芯片扩展成4－16译码器的连接图3－1３。
E为“1”时，两芯片处于“禁止”状态。
E为“0”时，当输入A3A0为00000111时，即A3＝0时，芯片1处于工作状态，芯片2处于禁止状态，输出反映了芯片1输入的变化，芯片2的输出均为“1”。
当输入A3A0为10001111时，即A3＝１时，芯片1处于禁止状态，芯片2处于工作状态，输出反映了芯片2输入的变化，芯片1的输出均为“1”。
５、利用译码器实现函数发生器二进制译码器的每个输出，都唯一地对应输入变量的一种组合，即对应由输入变量构成的一个最小项。
而任何逻辑函数都可以表示成最小项之和的形式，所以利用译码器的输出端，再配合门电路，就可以实现任何组合逻辑函数。
设74138译码器的输入端A2、A1、A0接函数的输入变量A、B、C，则译码器输出与输入之间的逻辑关系为：对任何逻辑函数，先将它们表示成标准“与或”式，然后转换成用译码器输出变量表示的形式。
例如有两个输出变量的函数P1、P2，作如下的转换：图3－1４即是连接图，实际上它实现的是前面讲过的全加器的功能三、编码器1、编码器的概念编码是将含有特定意义的数字或符号信息转换成相应的若干位二进制代码的过程，它是译码的逆过程。
具有编码功能的组合电路称为编码器。
例如：各类BCD码编码器，就是将“0”“9”这些十进制数字转换成对应的四位BCD码的组合逻辑电路。