AEC-Q100-基于集成电路应力测试认证的失效机理-G中文版
基于集成电路应力测试认证的失效机理
内容列表
AEC-Q100 基于集成电路应力测试认证的失效机理
附录1：认证家族的定义
附录2：Q100设计、架构及认证的证明
附录3：邦线测试的塑封开启
附录4：认证计划和结果的最低要求
附录5：决定电磁兼容测试的零件设计标准
附录6：决定软误差测试的零件设计标准
附件
AEC-Q100-001 邦线切应力测试
AEC-Q100-002 人体模式静电放电测试
AEC-Q100-003 机械模式静电放电测试
AEC-Q100-004 集成电路闩锁效应测试
AEC-Q100-005 可写可擦除的永久性记忆的耐久性、数据保持及工作寿命的测试 AEC-Q100-006 热电效应引起的寄生闸极漏电流测试
AEC-Q100-007 故障仿真和测试等级
AEC-Q100-008 早期寿命失效率（ELFR）
AEC-Q100-009 电分配的评估
AEC-Q100-010 锡球剪切测试
AEC-Q100-011 带电器件模式的静电放电测试
AEC-Q100-012 12V系统灵敏功率设备的短路可靠性描述
感谢
任何涉及到复杂技术的文件都来自于各个方面的经验和技能，为此汽车电子委员会由衷承认并感谢以下对该版文件有重要贡献的人：
固定会员：
准会员：
特邀会员：
其他支持者：
注意事项
AEC文件中的材料都是经过了AEC技术委员会所准备、评估和批准的。
AEC文件是为了服务于汽车电子工业，无论其标准是用在国内还是国际上，都可排除器件制造商和采购商之间各方面的不一致性，推动产品的提高和可交换性，还能帮助采购商在最小的时间耽搁内选择和获得来自那些非AEC成员的合适的产品。
AEC文件并不关注其采纳的内容是否涉及到专利、文章、材料或工艺。AEC 没有认为对专利拥有者承担责任，也没有认为要对任何采用AEC文件者承担义务。汽车电子系统制造商的观点主要是AEC文件里的信息能为产品的说明和应用提供一种很完美的方法。如果没有在本文件见到所陈述的要求，就不能声称与本文件具有一致性。
与AEC文件相关内容的疑问、评论和建议请登陆链接AEC技术委员会网站：
本文件由汽车电子委员会出版。
尽管AEC拥有版权，但本文件可以免费下载。由于该下载方式，个人须同意不会对该文件索价和转售。
享有著作权。本文件可以根据著作权注意事项进行再次出版印刷。不经过AEC元器件技术委员会批准，本文件禁止任何更改。
基于封装集成电路应力测试认证的失效机理
下列下划线部分标示了与上版文件的增加内容和区别，几个图表也作了相应修正，但这几处的更改并没有加下划线强调。
1. 范围
本文件包括了一系列应力测试失效机理、最低应力测试认证要求的定义及集成电路认证的参考测试条件。这些测试能够模拟跌落半导体器
件和封装失效，目的是能够相对于一般条件加速跌落失效。这组测试应
该是有区别的使用，每个认证方案应检查以下：
a、任何潜在新的和独特的失效机理
b、任何应用中无显现但测试或条件可能会导致失效的情况
c、任何相反地会降低加速失效的极端条件和应用
使用本文件并不是要解除IC供应商对自己内部认证项目的责任性，其中的使用者被定义为所有按照规格书使用其认证器件的客户，客
户有责任去证实确认所有的认证数据与本文件相一致。供应商对由其规
格书里所陈述的器件温度等级的使用是非常值得提倡的。
1.1 目的
此规格的目的是要确定一种器件在应用中能够通过应力测试以及被认为能够提供某种级别的品质和可靠性。
1.2 参考文件
目前参考文件的修订将随认证计划协议的日期而受到影响，后续认证计划将会自动采用这些参考文件的更新修订版。
1.2.1 汽车级
AEC-Q001 零件平均测试指导原则
AEC-Q002 统计式良品率分析的指导原则
AEC-Q003 芯片产品的电性表现特性化的指导原则
AEC-Q004 零缺陷指导原则
SAE J1752/3 集成电路辐射测量程序
1.2.2 军用级
MIL-STD-883 微电子测试方式和程序
1.2.3工业级
JEDEC JESD-22 封装器件可靠性测试方法
EIA/JESD78 集成电路闩锁效应测试
UL-STD-94 器件和器具中塑料材质零件的易燃性测试
IPC/JEDEC
J-STD-020 塑性材料集成电路表面贴封器件的湿度/回流焊敏感性
分类等级
JESD89 а粒子和宇宙射线引起的半导体器件软误差的测量和
报告
JESD89-1 系统软误差率的测试方法
JESD89-2 а源加速的软误差率的测试方法
JESD89-3 光线加速的软误差率的测试方法
1.3定义
1.3.1AEC Q100认证
如果成功完成根据本文件各要点需要的测试结果，那么将允许供应商声称他们的零件通过了AEC Q100认证。供应商可以与客户协商，可
以在样品尺寸和条件的认证上比文件要求的要放宽些，但是只有完成要
求实现的时候才能认为零件通过了AEC Q100认证。
1.3.2 应用承认
承认被定义为客户同意在他们的应用中使用某零件，但客户承认的方式已经超出了本文件的范围。
1.3.3零件工作温度等级的定义
零件工作温度等级定义如下：
0等级：环境工作温度范围-40℃-150℃
1等级：环境工作温度范围-40℃-125℃
2等级：环境工作温度范围-40℃-105℃
3等级：环境工作温度范围-40℃-85℃
4等级：环境工作温度范围0℃-70℃
2、 通用要求
2.1 目标
该规范的目标是建立一个标准，以描述基于一套最低认证要求的集成电路工作温度等级。
2.1.1 零缺陷
认证和本文件的其他方面都是为了达到零缺陷的目标，需要完成零缺陷项目的基本内容都可以在AEC-Q004零缺陷指导原则里查到。
2.2 优先要求
当该标准中的要求与其他文件相冲突时，可采用以下优先顺序：
a、采购订单
b、个别器件规格
c、本文件标准
d、本文件的1.2节中的参考文件
e、供应商的数据规格
2.3 满足认证和重新认证要求的通用数据的使用
2.3.1 通用数据的定义
使用通用数据来简化认证过程非常值得提倡，通用数据可以提供给使用者用于其它测试需求。需要考虑到的是，通用数据必须基于一系列
特殊要求，这些要求与表3和附录1所示的器件和制造工艺的所有特性
相关联的。如果通用数据包含任何失效，这个数据就不能作为通用数据，
除非供应商已经证明和针对客户接受的失效条件进行了纠正措施。
附录1定义了标准，通过它各个成员可以组成这个认证家族，为的是所有家族成员的数据对于质疑的器件认证都能是均等的和普遍接受
的。对于应力测试，如果论证在技术上是很合理的，那么两个或更多的
认证家族将会组合起来进行（例如数据上的支持）。
表1 零件认证和重新认证的批次要求
零件信息 批次认证要求 新设备，未使用通用数据 表2要求的批次和样品的尺寸
某认证家族的零件需要经过认证的，将要认证的零件不能过复杂，能符合附录1中认证家族的定义 仅要求4.2节中定义的器件特殊测试，批次和样品的测试要求须根据表2中要求的测试
具有可以用通用数据的新零件 参考附录4决定表2中要求的相应测试，批次和样品尺寸须根据表2中要求的测试
零件加工工艺改变 参考表3决定需要表2中何种测试，批次和样品尺寸须根据表2中要求的测试
零件环境测试要达到所有测试的温度极端点，但是电终端测试的温度要低于等级要求温度 至少一批次的电终端测试（完全为认证测试）必须达到或超过器件等级要求的温度极点
多个地点的认证和重新认证 参考附录1中第3节
多个认证家族的认证和重新认证 参考附录1中第3节
适当关注下这些认证家族的指导原则，就能够积累起适用于该家族其他器件的信息。这些信息能够用来证实一个器件家族的通用可靠性并使特殊器件认证测试项目的需要减少到最低，这需要通过以下途径可以实现：认证和监测认证家族中最复杂的器件（例如大内存、模数转换器、大尺寸芯片），对后来加入此认证家族不太复杂的器件应用这些信息数据。通用数据的来源应该是供应商经鉴定过的测试实验室，它包括内部供应商认证，基本结构或标准的电路描述和测试，使用者特殊认证，以及供应商过程监控。提交的通用数据必须达到或超过表2中列出的测试条件。终端测试温度必须达到最差的温度极端，至少一个批次的数据用来认证工作器件的温度等级。未做到以上并且如果未使用或接受现有的通用数据，将会导致供应商1个或3个批次的认证器件上的应力测试受到怀疑。使用者有最终权接受通用数据来代替测试数据。
表3描述了一组必须考虑到元器组件有任何改变的认证测试，其中的矩阵图也同样描述了与制程改变相关的新工艺制程和重新认证。该表是一个测试总括，使用者应将其作一个基本准线来讨论那些存在疑问需要认证的测试。供应商有责任介绍为什么某些被推荐的测试不须要进行的基本原理。
2.3.2通用数据接受的时间限制
只要从初始认证的所有可靠性数据被呈交给客户评估起，通用数据的可接受性就不存在时间上的限制，此数据必须取自按照附录1定义的特殊零件或同样认证家族中的零件，包括任何客户的特殊数据（如果客户非AEC，保留客户的名字），制程认证改变，周期可靠性监控数据（见图1）
过去 现在
认证数据+
制程改变
认证数据+
可靠性监控
客户#1特 制程改 客户#2特 制程改 数据=可接受 殊认证 变认证 殊认证 变认证 的通用数据
内部 供应 供应 周期可靠性监控测试
器件 商内 商生
描述 部认 产起
证 点
注：一些制程改变（如元件缩小化）将会影响通用数据的使用，以至于这些改变之前得到的数据就不能作为通用数据接受使用。
图1 通用数据时间进程
2.4 测试样品
2.4.1 批次要求
测试样品应该由认证家族中有代表性的器件构成，由于缺少通用数据就需要有多批次的测试，表2中列出的测试样品必须是由非连续晶圆批次中近似均等的数量组成，并在非连续成型批次中装配。即样品在生产厂里必须是分散的，或者装配加工线至少有一个非认证批次。
2.4.2生产要求
所有认证器件都应在制造场所加工处理，有助于量产时零件的传输。
其他电测试场所可以在其电性质证实有效后用于电测量。
2.4.3 测试样品的再利用
已经用来做非破坏性认证测试的器件可以用来做其他认证测试，而做过破坏性认证测试的器件则除了工程分析外不能再使用。
2.4.4 样品尺寸要求
用于认证测试的样品尺寸与（或）提交的通用数据必须与表2中指定的最小样品尺寸和接受标准相一致。
如果供应商选择使用通用数据来认证，则特殊的测试条件和结果必须记录并对使用者有可用性（更合适的格式可见附录4）。现有可用的通用数据应首先满足这些要求和表2中2.3节的每个测试要求。如果通用数据不能满足这些要求，就要进行器件特殊认证测试。
2.4.5预前应力测试和应力测试后要求
表2中的附加要求栏为每个测试指定了终端测试温度（室温、高温和低温）。温度特殊值必须设有最差情况，即每个测试中用至少一个批次的通用数据和器件特殊数据来设置温度等级极端。例如，如果某供应商设计一种设备，有意设置在工作温度等级3环境（-40℃到+80℃），那么终端测试温度极端仅需将其作为限定。针对更高工作温度等级环境（等级1的-40℃到+125℃）应用中的认证，要测试至少一个批次能用到附加终端测试温度极端的器件。
2.5 应力测试失效后的定义
测试失效定义为设备不符合测试的器件规范和标准规范，或是供应商的数据表，其重要性依次定义在2.2节中。任何由于环境测试导致的外部物理破坏的器件也要被认为是失效的器件。如果失效的原因被厂商和使用者认为是非正确运转、静电放电或一些其他与测试条件不相关的原因，失效就算不上，但作为数据提交的一部份上报。
3、 认证和重新认证
3.1 新器件认证
新器件认证的应力测试要求流程如图2所示，表2中描述了相关的测试条件。对于每个认证，无论是待认证器件的应力测试结果还是可接受的通用数据，供应商都必须有这些所有的数据。复审也应由同类家族的器件构成，以确保在这个家族中没有存在普遍的失效机理。无论何时认为通用数据的可用性，都要得到供应商的论证和使用者的核准。
对于每个器件认证，供应商必须提供以下：
●设计、建造和认证的证书（见附录2）
●应力测试认证数据（见表2和附录4）
●用经过Q100-007认证（当适用于器件类型时）的软件故障等级水平的
指示数据，可以利用并能达到客户的要求。
3.1.1 当前认证家族中新器件的认证
如果通过供应商论证和使用者的同意，目前认证家族中的新的或重新设计的产品（晶圆修改版）可以用一个晶圆批次进行认证。
3.2器件改变后的重新认证
当供应商对产品或（和）制程作出了改变，从而影响了（或潜在影响）器件的外形、安装、功能、质量和（或）可靠性时（见表3的指导原则），该器件就需要重新认证。
3.2.1制程改变须知
供应商将会满足客户对产品/制程改变的要求。
3.2.2需要重新认证的改变
根据附录1描述的，产品任何最小的改变，都要用表3来决定重新认证的测试计划，需要进行表2中列出的可适用的测试。表3应该作为一种指导，用以决定哪种测试可以用来作为特殊零件改变的认证，或者对于那些测试，是否相当于通用数据来提交。
3.2.3通过重新认证的标准
所有重新认证都应分析根本原因，根据需要确定纠正的和预防性的行动。如果最低程度的适当的遏止方式得到了使用者的论证和承认，器件和（或）认证家族可以暂被承认为“认证状态”，一直到有适当纠正的和预防性的行动为止。
3.2.4使用者承认
一种改变不会影响器件的工作温度等级，但是会影响其应用时的性能。对于一些使用者的特别应用将需要其对制程改变有单独的授权许可，而许可方式则超出了本文件的范围。
4. 认证测试
4.1 通用测试
测试流程如图2所示，测试细则如表2所列。并不是所有测试都适用于一切器件，例如某些测试只适用于陶瓷封装器件，其他测试只适用于非易失性存储器器件，等等。表2的注释栏中指定了适用于特殊器件类型的测试。表2的“附加要求”栏中也提供了重点测试要求，取代了参考测试方法的那些要求。任何使用者要求的及未列入本文件的特别认证测试和条件，需要供应商和使用者进行协商。
4.2器件特殊测试
对于所有密塑封的待认证特殊器件，必须进行以下测试。通用数据不允许用在这些器件上。如果已经存在的器件特殊数据则是可以接受的。
1、 静电放电---所有产品
2、 闩锁效应---所有产品
3、 电分配---供应商必须证明，超过了工作温度等级、电压和频率范
围，器件能够满足其规格说明的参数限制。数据必须取自至少三个
批次，或矩阵式（或斜式）制程批次，都必须提供足够的样品进行
有效的统计，详见Q100-009。强烈推荐使用AEC-Q001的零件平均
测试指导原则来建立终测限度。
4、 其他测试---使用者可以要求其他测试，取代那些来自他与特殊供
应商经验的通用数据。
4.3 磨损可靠性测试
与磨损失效机理相关的新技术和材料无论何时被认证，以下列出的失效机理测试都必须是可应用的。数据、测试方法、计算和内部标准在每种新器件的认证上不需要论证和执行，但应满足使用者的要求。
●电迁移
●经时绝缘击穿（TDDB薄栅氧化层测试）---针对所有MOS技术
●热载流子注入效应---针对1微米以下所有MOS技术
●负偏压温度不稳定性
●应力迁移
图2 认证测试流程
表2 认证测试方法
表2 认证测试方法（续）
表2 认证测试方法（续）
表2 认证测试方法（续）
表2 认证测试方法（续）
单片机系统测试报告
单片机系统测试报告 题目：单片机控制LED数码管显示数字 姓名： 学号： 指导老师： 专业：电子信息工程 院系：计算机与信息工程学院 2015年6月
目录 第一章设计任务及要求 (3) 1.1 设计任务 (3) 1.2 设计要求 (3) 第二章芯片引脚功能图及源程序设计 (3) 2.1 各芯片引脚图 (3) 2.2在Keil软件设计C语言源程序 (4) 第三章 Protues绘制电路原理图及仿真 (6) 3.1 绘制电路原理图 (6) 3.2 Protues仿真 (7) 第四章电路板的焊接与硬件调试 (7) 4.1 电路板的焊接 (7) 4.2 硬件调试 (7) 第五章心得体会 (8)
第一章设计任务及要求 1.1设计任务 利用51单片机、74HC573芯片、2片位4位数码管等器件，设计一个单片机输入显示系统。巩固Proteus软件和Keil软件的使用方法，学习端口输入输出的高级应用。 1.2 设计要求 要求八个数码管按顺序依次显示1~8 第二章芯片引脚功能图及源程序设计 2.1 各芯片引脚图 图2.1-1 AT89C52引脚图图2.1-2 74HC573引脚图
图2.1-3 四位一体数码管引脚图2.2在Keil软件设计C语言源程序 #include
(完整版)√MOS器件及其集成电路的可靠性与失效分析
MOS 器件及其集成电路的可靠性与失效分析（提要） 作者：Xie M. X. (UESTC ，成都市) 影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。 从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。 由于器件和电路存在有一定失效的可能性，所以为了保证器件和电路能够正常工作一定的年限（例如，对于集成电路一般要求在10年以上），在出厂前就需要进行所谓可靠性评估，即事先预测出器件或者IC 的寿命或者失效率。 （1）可靠性评估： 对于各种元器件进行可靠性评估，实际上也就是根据检测到的元器件失效的数据来估算出元器件的有效使用寿命——能够正常工作的平均时间（MTTF ，mean time to failure ）的一种处理过程。 因为对于元器件通过可靠性试验而获得的失效数据，往往遵从某种规律的分布，因此根据这些数据，由一定的分布规律出发，即可估算出MTTF 和失效率。 比较符合实际情况、使用最广泛的分布规律有两种，即对数正态分布和Weibull 分布。 ①对数正态分布： 若一个随机变量x 的对数服从正态分布，则该随机变量x 就服从对数正态分布；对数正态分布的概率密度函数为 222/)(ln 21)(σμπσ--?=x e x x f 该分布函数的形式如图1所示。 对数正态分布是对数为正态分布的任 意随机变量的概率分布；如果x 是正态分布 的随机变量，则exp(x)为对数分布；同样， 如果y 是对数正态分布，则log(y)为正态分 布。 ②Weibull 分布： 由于Weibull 分布是根据最弱环节模型 或串联模型得到的，能充分反映材料缺陷和 应力集中源对材料疲劳寿命的影响，而且具 有递增的失效率，所以，将它作为材料或零件的寿命分布模型或给定寿命下的疲劳强 度模型是合适的；而且尤其适用于机电类产品的磨损累计失效的分布形式。由于它可以根据失效概率密度来容易地推断出其分布参数，故被广泛地应用于各种寿命试验的数据处理。与对数正态分布相比，Weibull 分布具有更大的适用性。 Weibull 分布的失效概率密度函数为 m t m t m e t m t f )/()(ηη--?= 图1 对数正态分布
集成电路测试
第一章 集成电路的测试 1.集成电路测试的定义 集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。 .2.集成电路测试的基本原理 输入Y 被测电路DUT（Device Under Test）可作为一个已知功能的实体，测试依据原始输入x 和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。 3.集成电路故障与测试 集成电路的不正常状态有缺陷（defect）、故障（fault）和失效（failure）等。由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。集成电路的缺陷导致它的功能发生变化，称为故障。故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。 4.集成电路测试的过程 1.测试设备 测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。测试是要考虑DUT的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。 1.测试界面 测试界面主要根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
芯片失效分析的意义
芯片失效分析的意义、主要步骤和内容 2011-8-7 19:13|发布者: https://www.360docs.net/doc/d013966304.html,|查看: 151|评论: 0 摘要: 通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。 芯片失效分析的意义、主要步骤和内容 一般来说，集成电路在研制、生产和使用过程中失效不可避免，随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。 失效分析的意义主要表现 具体来说，失效分析的意义主要表现在以下几个方面： 失效分析是确定芯片失效机理的必要手段。 失效分析为有效的故障诊断提供了必要的信息。 失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息。 失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。 失效分析主要步骤和内容 芯片开封：去除IC封胶，同时保持芯片功能的完整无损，保持 die，bond pads，bond wires乃至lead-frame不受损伤，为下一步芯片失效分析实验做准备。
SEM 扫描电镜/EDX成分分析：包括材料结构分析/缺陷观察、元素组成常规微区分析、精确测量元器件尺寸等等。 探针测试：以微探针快捷方便地获取IC内部电信号。镭射切割：以微激光束切断线路或芯片上层特定区域。 EMMI侦测：EMMI微光显微镜是一种效率极高的失效分错析工具，提供高灵敏度非破坏性的故障定位方式，可侦测和定位非常微弱的发光（可见光及近红外光），由此捕捉各种元件缺陷或异常所产生的漏电流可见光。 OBIRCH应用（镭射光束诱发阻抗值变化测试）：OBIRCH常用于芯片内部高阻抗及低阻抗分析，线路漏电路径分析。利用OBIRCH方法，可以有效地对电路中缺陷定位，如线条中的空洞、通孔下的空洞。通孔底部高阻区等，也能有效的检测短路或漏电,是发光显微技术的有力补充。 LG液晶热点侦测：利用液晶感测到IC漏电处分子排列重组，在显微镜下呈现出不同于其它区域的斑状影像，找寻在实际分析中困扰设计人员的漏电区域（超过10mA之故障点）。 定点/非定点芯片研磨：移除植于液晶驱动芯片 Pad上的金凸块，保持Pad完好无损，以利后续分析或rebonding。 X-Ray 无损侦测：检测IC封装中的各种缺陷如层剥离、爆裂、空洞以及打线的完整性，PCB制程中可能存在的缺陷如对齐不良或桥接，开路、短路或不正常连接的缺陷，封装中的锡球完整性。 SAM (SAT)超声波探伤可对IC封装内部结构进行非破坏性检测, 有效检出因水气或热能所造成的各种破坏如：o晶元面脱层，o锡球、晶元或填胶中的裂缝，o 封装材料内部的气孔，o各种孔洞如晶元接合面、锡球、填胶等处的孔洞。
集成电路特点及可靠性分析
集成电路特点及可靠性分析 电子科学与应用物理学院
数字集成电路的出现, 促进了电子器件更广泛的应用于工业控制、医疗卫生、航天航空、国防军事等生产和生活的各个领域。同时，为了满足这些生产和生活各个领域发展的不断要求，设计和制造体积更小、信息处理能力更强的器件，成为未来信息技术发展的关键所在。 自1958年美国德克萨斯仪器公司(TI)发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。 MOS是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC（Complementary MOS Integrated Circuit）。 目前数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。CMOS电路的单门静态功耗在毫微瓦（nw）数量级。 CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐渐取代了TTL。 以下比较两者性能，大家就知道其原因了。 1.CMOS是场效应管构成，TTL为双极晶体管构成 2.CMOS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作 3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差 4.CMOS功耗很小，TTL功耗较大（1～5mA/门） CMOS的主要特点就是功耗低。CMOS集成电路主要应用场效应管，场效应管的互补结构使它们工作时两个场效应管通常处于一个管静止另一个管导通的状态，有由于它们采用串联连接的方式，因此电路静态功耗从理论上看基本为零。实际上看，CMOS集成电路板的功耗并非真正为零，由于电路板的电流在传输过程中存在漏电流损耗，因此CMOS集成电路板中有少许静态功耗，据测试，单一电路的功耗值仅为17.8毫瓦，在1MHz的工作频率下，动态功耗也仅28毫瓦。CMOS的另一个特点是它的工作电压范围宽，对电压波动性的适应能力强，无需稳压器，供电电源的体积小，方便各种应用电路板的设备使用。目前国际上最常
芯片测试规范
测试规范 1.适用范围 1.1本规范为导入DDR芯片的测试方法和标准，，以验证和确认新物料是否适合批量生 产；. 2.目的 使开发部门导入新的关键器件过程中有章可循，有据可依。 3.可靠性测试 ：如果替代料是FLASH的话，我们一般需要做10个循环的拷贝校验（我们测试工具APK设置：500M/拷贝次数/重启10次） ：如果替代料是DDR的话，我们也需要验证DDR的运行稳定性，那么也需要做循环拷贝校验（测试工具APK设置：500M/拷贝次数/重启5次） PS：1.拷贝次数=（FLASH可用容量*1024M/500M）-1 验证只需要验证运行稳定性，所以一般做3-5个循环就OK了，FLASH要求比较严格，一般需要做10个循环以上； 3.考虑到FLASH压力测试超过20次以上可能会对MLC造成影 响，故对于验证次数太多的机器出货前需要更换。 7.常温老化：PND我们一般跑模拟导航持续运行12H，安卓我们一般运行MP4-1080P持续老化12H，老化后需要评估休眠唤醒是否正常； 8.高低温老化：环境（60度，-10度） 基于高低温下DDR运行稳定性或存在一定的影响，DDR替代需要进行高低温老化，我们PND一般运行模拟导航、安卓因为运行模导不太方便，就运行MP4各持续老化12H。 从多年的经验来看，FLASH对于温度要求没有这么敏感。 9.自动重启测试：一般做50次/PCS，需要每次启动系统都能正常启动；-- 一般是前面恢复出厂设置有问题，异常的机器排查才会用到；
10.复位、通断电测试：这个测试属于系统破坏性测试，测试非正常操作是否 存在掉程序的现象，一般做20次/PCS，要求系统能够正常启动。 1.焊接效果，如果是内部焊接的话，需要采用X-RAY评估，LGA封装的话就 需要SMT制程工艺规避空洞率； 2.功能测试； 3.休眠电流、休眠唤醒测试：DDR必测项目，反复休眠唤醒最好3-5次/PCS，休眠电流大小自行定义；FLASH测不测影响不大； 4.容量检查，容量标准你们根据客户需求自行定义，当然是越大越好；--大 货时这一点最好提供工具给到阿杜随线筛选； 5.恢复出厂设置：我们一般做50次/PCS，运行正常的话界面会显示50次测 试完成，如果出现中途不进主界面、死机等异常现象就需要分析问题根源； 压力测试：这部分需要分开来说明 4.测试环境 温度：25±2℃ 湿度：60%~70%； 大气压强：86kPa ~106kPa。 5.测试工具 可调电源（最好能显示对应输出电流） 可调电子负载 示波器
高校实验室IC集成电路芯片测试解决方案
高校实验室IC集成电路芯片测试 解决方案 在高校的教学实验环节，需要大量地使用一些基本功能的集成芯片。譬如74/54系列的门电路，AD/DA芯片，放大器，比较器，二极管，三极管，光耦，接口芯片等。 由于学生初学电路，使用过程中，存在很多偶然的低级错误，造成芯片的损伤，给后面的实验造成很多麻烦，所以在实验过程中，为了排除这类因素，节省教学时间，需要用专用的amdtech芯片测试仪器对芯片的功能进行校验。除此之外，此测试仪支持芯片自动查找功能，查找成功后会自动显示芯片的型号。测试仪软硬件独立设计，芯片库可在线实时更新，简单易用。可根据用户提供的芯片，进行测试（需定制）。 1.1方案特色 1.基于标准USB接口，即插即用； 2.标准40脚锁扣插座，最大可测40脚的IC； 3.系统带自检功能，芯片型号可自动判别； 4.可测试74/54系列TTL芯片，4000/4500系列CMOS芯片； 5.可测试放大器，比较器，二极管，三极管，光耦，接口 芯片等集成电路芯片；
6.可测试常用的AD、DA芯片； 7.驱动程序支持win2000/winxp/win2003/win7/win8/ win10； 8.测试仪软硬件独立设计，芯片库可在线实时更新，简单 易用； 9.可根据用户提供的芯片，进行测试（需定制）。 1.2方案使用 1.首先安装软件，安装完成后，插入芯片测试仪，系统会自动提示安装驱动设备，按照提示，使用自动安装。 测试芯片时，不管什么类型的芯片，都是底部对齐，缺口朝上，如下图所示：
2.运行芯片测试仪软件。 测试步骤如下： （1）在【选择类型】下拉框里面，选择芯片的类型 （2）选择好类别后，在【选择器件】列表框里选择具体的待测 试芯片型号。 （3）选中芯片后，点击【测试】按钮，这时测试仪 的“ready”指示灯会点亮。软件会自动测试指定芯 片的好坏。 （4）如果芯片字迹模糊，而无法知道具体芯片型号 时，可以选择【自动扫描测试】按钮，软件会自动从 芯片库里面进行比对，如果对应上了具体型号，会自 动提示芯片的型号。 注：【自动扫描测试】是扫描当前类别里面的器件，
学习555芯片功能与测试实验报告
实验报告 实验目的： 1. 静态测试555的逻辑功能。 2. 动态测试555的电压传输特性曲线。 3. 用555设计一个数字定时器，每启动一次，电路产生一个宽度大约为5s 左右 的脉冲。 实验器材： 实验箱、示波器、555芯片、万用表。 实验资料： 实验内容： (1) 静态测试555的逻辑功能 1. 根据555的管脚图，2、6接入5V 可调电压，7、3接二极管显示灯，4、8接 5V 电压端，5悬空，1接地，连接好电路。 学号： 班级： 姓名：
2.改变触发端的电压大小，观察二极管指示灯的状态。记录输入端和输出以及二 极管两端的电压，记录下二极管指示灯由低变高的输入输出电压。 3.整理实验数据，分析实验结果。、 (2)动态测试555电压传输特性曲线 1.设计好积分电路，用示波器调出三角波。 2.2、6接入三角波，通道2接输出，调整直至出现合适的波形。 3.读数记录相关参数，分析数据整理数据。 (3)用555设计一个数字定时器，每启动一次，电路产生一个宽度大约为5s左右的脉冲。 1.设计出合适的电路，连接电路。 2.用示波器调整出正确的波形。 3.读数，整理数据并分析数据。 实验电路图： (1)静态测试555逻辑功能 (2)动态测试555电压传输特性曲线 积分电路： Ch1通道接电阻旁边的黑色节点，CH2接输出。 (3)定时电路电路图
(1)静态测试555的逻辑功能 1.用示波器和积分电路作出的三角波
2.将三角波加入到输入端 由动态测试出电压从0~5V变化时二极管状态发生跳变的电压是1.76V。电压从5V~0V变化时二极管状态发生跳变的是3.44V。如图数据显示。两组数据与静态测试的数据大致符合，实验得证。 (3)定时电路
芯片验证与失效分析
芯片验证测试及失效分析1 檀彦卓韩银和李晓维 摘要本文对验证测试与失效分析技术进行了系统介绍，包括验证测试的一般流程、常用的分析方法以及基于验证测试的失效分析。通过分析集成电路设计和制造工艺的发展给测试带来的影响，简要介绍了验证测试面临的挑战以及未来关注的若干问题。 1 芯片的验证测试 在现代集成电路制造工艺中，芯片加工需要经历一系列化学、光学、冶金、热加工等工艺环节。每道工艺都可能引入各种各样的缺陷。与此同时由于特征尺寸的不断缩小，各类加工设施成本也急剧上升。例如有人估计90nm器件的一套掩模成本可能超过130万美元。因此器件缺陷造成的损失代价极为高昂。在这种条件下，通过验证测试，分析失效原因，减少器件缺陷就成为集成电路制造中不可少的环节。 验证测试（Verification Test , Design Debug）是实现“从设计到测试无缝连接”的关键。在0.18微米以下的制造工艺下，芯片验证测试变得更加至关重要。它的主要任务是验证设计和测试程序（Test Programs）的正确性，确定芯片是否符合所有的设计规范（[2], pp.21）。它通过合理的失效分析（Failure Analysis）不仅为探求设计的关键参数所决定的特性空间奠定基础，还为设计人员改进设计及时反馈有效的数据依据，并为优化整体测试流程、减小测试开销以及优化后期的生产测试（Production Test）开拓了便利途径。 对芯片最显著的改进不仅仅在设计流程中产生，而且在芯片调试和验证流程中反复进行。尤其是在高性能芯片研制过程中，随着芯片复杂度的提高，对验证测试的要求更加严格，与设计流程的交互更加频繁。因此，从某种意义上说，“设计”与“验证测试”是一个非常密切的“交互过程”。对于设计工程师而言，关于芯片功能和性能方面的综合数据是关键的信息。他们通常根据设计规范预先假设出关于芯片各项性能大致的参数范围，提交给验证测试人员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值。设计工程师再根据这些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。往往这样的交互过程不只一次。通常一个健全的验证测试策略包含很多详细的信息。它一般以数据文件的形式（Data Sheet）为设计人员和测试人员在修复或者完善设计的交互过程中提供有效的数据依据，主要包括芯片的CMOS工艺等的特征描述、工作机理的描述、电气特征（DC参数，AC参数，上/拉电阻，电容，漏电，温度等测试条件，等等）、时序关系图、应用信息、特征数值、芯片电路图、布局图等等（[3],pp.24 ）。将芯片在验证测试流程中经过参数测试、功能性测试、结构性测试后得出的测试结果与上述数据信息比较，就会有针对性地反映芯片性能方面存在的种种问题。依据这些问题，设计工程师可以对设计做出相应的改进。 随着芯片速度与功能的不断提高，超大规模集成电路尤其是集成多核的芯片系统（System-On-a- Chip, SOC）的出现使得芯片迅速投入量产过程难度增加，由此验证测试变 1本文摘自中国科学院计算技术研究所内部刊物—信息技术快报 2004 年第 9 期
集成电路测试原理及方法资料
H a r b i n I n s t i t u t e o f T e c h n o l o g y 集成电路测试原理及方法简介 院系：电气工程及自动化学院 姓名： XXXXXX 学号： XXXXXXXXX 指导教师： XXXXXX 设计时间： XXXXXXXXXX
摘要 随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。 关键词：集成电路；研究现状；测试原理；测试方法
目录 一、引言 (4) 二、集成电路测试重要性 (4) 三、集成电路测试分类 (5) 四、集成电路测试原理和方法 (6) 4.1.数字器件的逻辑功能测试 (6) 4.1.1测试周期及输入数据 (8) 4.1.2输出数据 (10) 4.2 集成电路生产测试的流程 (12) 五、集成电路自动测试面临的挑战 (13) 参考文献 (14)
一、引言 随着经济的发展，人们生活质量的提高，生活中遍布着各类电子消费产品。电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关，这些都为集成电路产业的发展带来了巨大的市场空间。2007年世界半导体营业额高达2.740亿美元，2008世界半导体产业营业额增至2.850亿美元，专家预测今后的几年随着消费的增长，对集成电路的需求必然强劲。因此，世界集成电路产业正在处于高速发展的阶段。 集成电路产业是衡量一个国家综合实力的重要重要指标。而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。在这个集成电路生产的整个过程中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。如：集成电路设计原型的验证测试、晶圆片测试、封装成品测试，只有通过了全部测试合格的集成电路才可能作为合格产品出厂，测试是保证产品质量的重要环节。 集成电路测试是伴随着集成电路的发展而发展的，它为集成电路的进步做出了巨大贡献。我国的集成电路自动测试系统起步较晚，虽有一定的发展，但与国外的同类产品相比技术水平上还有很大的差距，特别是在一些关键技术上难以实现突破。国内使用的高端大型自动测试系统，几乎是被国外产品垄断。市场上各种型号国产集成电路测试，中小规模占到80%。大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试，我国急需自主创新的大规模集成电路测试技术，因此，本文对集成电路测试技术进行了总结和分析。 二、集成电路测试重要性 随着集成电路应用领域扩大，大量用于各种整机系统中。在系统中集成电路往往作为关键器件使用，其质量和性能的好坏直接影响到了系统稳定性和可靠性。 如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题，良好的测试流程，可以使不良品在投放市场之前就已经被淘汰，这对于提高产品质量，建立生产销售的良性循环，树立企业的良好形象都是至关重要的。次品的损失成本可以在合格产品的售价里得到相应的补偿，所以应寻求的是质量和经济的相互制衡，以最小的成本满足用户的需要。 作为一种电子产品，所有的芯片不可避免的出现各类故障，可能包括：1.固定型故障；2.跳变故障；3.时延故障；4.开路短路故障；5桥接故障，等等。测试的作用是检验芯片是否存在问题，测试工程师进行失效分析，提出修改建议，从工程角度来讲，测试包括了验证测试和生产测试两个主要的阶段。
IC芯片的检测方法大全
芯片的检测方法 一、查板方法： 1．观察法：有无烧糊、烧断、起泡、板面断线、插口锈蚀。 2．表测法：＋5V、GND电阻是否是太小（在50欧姆以下）。 3．通电检查：对明确已坏板，可略调高电压0．5－1V，开机后用手搓板上的IC，让有问题的芯片发热，从而感知出来。 4．逻辑笔检查：对重点怀疑的IC输入、输出、控制极各端检查信号有无、强弱。 5．辨别各大工作区：大部分板都有区域上的明确分工，如：控制区（CPU）、时钟区（晶振）（分频）、背景画面区、动作区（人物、飞机）、声音产生合成区等。这对电脑板的深入维修十分重要。 二、排错方法： 1.将怀疑的芯片，根据手册的指示，首先检查输入、输出端是否有信号（波型），如有入 无出，再查IC的控制信号（时钟）等的有无，如有则此IC坏的可能性极大，无控制信号，追查到它的前一极，直到找到损坏的IC为止。 2．找到的暂时不要从极上取下可选用同一型号。或程序内容相同的IC背在上面，开机观察是否好转，以确认该IC是否损坏。 3.用切线、借跳线法寻找短路线：发现有的信线和地线、＋5V或其它多个IC不应相连的 脚短路，可切断该线再测量，判断是IC问题还是板面走线问题，或从其它IC上借用信号焊接到波型不对的IC上看现象画面是否变好，判断该IC的好坏。 4.对照法：找一块相同内容的好电脑板对照测量相应IC的引脚波型和其数来确认的IC是 否损坏。
5.用微机万用编程器（ALL－03／07）（EXPRO－80／100等）中的ICTEST软件测试IC。 三、电脑芯片拆卸方法： 1．剪脚法：不伤板，不能再生利用。 2．拖锡法：在IC脚两边上焊满锡，利用高温烙铁来回拖动，同时起出IC（易伤板，但可保全测试IC）。 3．烧烤法：在酒精灯、煤气灶、电炉上烧烤，等板上锡溶化后起出IC（不易掌握）。 4．锡锅法：在电炉上作专用锡锅，待锡溶化后，将板上要卸的IC浸入锡锅内，即可起出IC又不伤板，但设备不易制作。 5．电热风枪：用专用电热风枪卸片，吹要卸的IC引脚部分，即可将化锡后的IC起出（注意吹板时要晃动风枪否则也会将电脑板吹起泡，但风枪成本高，一般约2000元左右）作为专业硬件维修，板卡维修是非常重要的项目之一。拿过来一块有故障的主板，如何判断具体哪个元器件出问题呢？ 引起主板故障的主要原因 1.人为故障： 带电插拨I/O卡，以及在装板卡及插头时用力不当造成对接口、芯片等的损害 2．环境不良： 静电常造成主板上芯片（特别是CMOS芯片）被击穿。另外，主板遇到电源损坏或电网电压瞬间产生的尖峰脉冲时，往往会损坏系统板供电插头附近的芯片。如果主板上布满了灰尘，也会造成信号短路等。 3．器件质量问题：
芯片失效分析的原因(解决方案-常见分析手段)
芯片失效分析的原因（解决方案/常见分析手段） 一般来说，芯片在研发、生产过程中出现错误是不可避免的，就如房缺补漏一样，哪里出了问题你不仅要解决问题，还要思考为什么会出现问题。随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，社会的发展就是一个发现问题解决问题的过程，出现问题不可怕，但频繁出现同一类问题是非常可怕的。本文主要探讨的就是如何进行有效的芯片失效分析的解决方案以及常见的分析手段。 失效分析失效分析是一门发展中的新兴学科，近年开始从军工向普通企业普及。它一般根据失效模式和现象，通过分析和验证，模拟重现失效的现象，找出失效的原因，挖掘出失效的机理的活动。失效分析是确定芯片失效机理的必要手段。失效分析为有效的故障诊断提供了必要的信息。失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息。失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。 失效分析基本概念1.进行失效分析往往需要进行电测量并采用先进的物理、冶金及化学的分析手段。 2.失效分析的目的是确定失效模式和失效机理，提出纠正措施，防止这种失效模式和失效机理的重复出现。 3.失效模式是指观察到的失效现象、失效形式，如开路、短路、参数漂移、功能失效等。 4.失效机理是指失效的物理化学过程，如疲劳、腐蚀和过应力等。 失效分析的意义1.失效分析是确定芯片失效机理的必要手段。 2.失效分析为有效的故障诊断提供了必要的信息。 3.失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息。 4.失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。 失效分析主要步骤和内容芯片开封：
集成电路芯片测试仪(A题)——【全国大学生电子设计大赛】
集成电路芯片测试仪（A题） 一、任务 设计制作一个集成电路芯片测试仪，能对常用的74系列逻辑芯片进行逻辑功能测试，以确定芯片的好坏和型号。 二、要求 1.基本要求 （1）通过键盘输入型号，可以对74系列的 00/02/04/08/10/11/20/21/27/30十种组合逻辑芯片进行逻辑功能测试，确定其功能正确性； （2）通过键盘输入管腿特性，可以确定上述74系列的组合逻辑芯片的型号； （3）显示上述芯片的逻辑符号和逻辑表达式。 2.发挥部分 将上述三项基本要求扩展到74系列时序电路：74/109/160/245等。 （1）通过键盘输入型号，可以对74系列的74/109/160/245等芯片进行逻辑功能测试，确定其功能正确性； （2）通过键盘输入管腿特性，可以确定上述74系列时序逻辑芯片的型号； （3）显示上述芯片的逻辑符号和状态转换图； （4）其它特色与创新。 1
三、评分标准 四、说明 要求用单片机或DSP模块做成一个相对独立的整体，不能用PC机实现。 2
LED显示棒（B题） 一、任务 设计制作一个依靠摇动能显示字符、图形的LED显示棒。 二、要求 1.基本要求 （1）设计一个基于LED的显示棒，LED灯必须线状排列，至少使用16只。 （2）摇动时形成的亮灯扇形区域能够让人分辨出“A”字符。 （3）摇动时形成的亮灯扇形区域能够让人分辨出“电”字。 （4）摇动时形成的亮灯扇形区域能够让人分辨出国际奥委会五环图形。 （5）用按键实现显示切换，用电池供电。 2.发挥部分 （1）摇动时形成的亮灯扇形区域能够让人分辨出英文单词“Welcome”。 （2）摇动时形成的亮灯扇形区域能够让人分辨出汉字词组“美亚”。 （3）摇动时形成的亮灯扇形区域能够让人分辨出北京奥运会会徽图形。 （4）其它特色与创新。 三、评分标准 3
一种集成电路产品测试系统的设计与实现
一种集成电路产品测试系统的设计与实现 曹维国1，邓中亮1，王峥2 1北京邮电大学电子工程学院，北京 (100876) 2凤凰微电子（中国）有限公司，北京 (100084) E-mail：Weiguo.cao@https://www.360docs.net/doc/d013966304.html, 摘要：本文回顾了数字集成电路的测试技术；分析了该项技术在对SIM形式封装的数字集成电路测试中的缺陷和不足；针对目前的测试系统的单一和性能价格比例偏低的情况提出了一种新型的综合测试系统，详细介绍了该系统的工作原理及组成，讨论了该系统的软硬件设计方案，总结了其优点。 关键词：用户识别模块，集成电路，测试系统，精密测量单元 1.引言 数字集成电路测试的目的在于检测集成电路的故障并对检测到的故障进行定位、生成测试报告并对故障进行分类汇总以用于缺陷分析。从测试技术上分可分为测试生成技术、响应鉴别技术、测试仪技术和易测设计技术等。从测试方法上分可分为人工测试和穷举测试法、ATPG (自动测试图形生成)、DFT (Design For Test，可测性设计)、 BST (边界扫描测试)和BIST (Build In Self Test，内建自测试)[1]等。从阶段可分为设计阶段测试、生产阶段测试和产品测试[2]。测试技术和测试方法具有通用性和共用性，而阶段性测试则跟被测对象的不同会衍生不同的测试系统尤其是在产品测试阶段[3]。设计阶段测试可借助强大的EDA（Electronic Design Automation，电子设计自动化）工具，生产阶段的测试由集成电路制造商完整的制造体系来保证，但是封装后的数字集成电路的外形各种各样，管脚有多有少，尤其是对SIM （Subscriber Identity Module，用户识别模块）形式封装的数字集成电路的产品外部只有8个管脚可以利用，从而造成了该类产品测试阶段通用性和专用性的矛盾。目前针对SIM封装形式的数字集成电路进行产品测试的系统十分稀缺且都具有共同的不足： 1)没有补偿电路，无法进行回零测试； 2)只能进行电气性能的开短路和漏电流测试，无法进行加压测流和加流测压； 3)只能进行电气性能的测试，无法完成逻辑功能的测试； 4)价格比较高。 结合SIM封装形式的数字集成电路产品测试系统的要求和企业产品的具体应用进行设计开发了一套专用测试系统，实现对SIM封装形式的数字集成电路的逻辑功能测试和电气性能测试，并对测试的结果进行汇总分析形成报告以用于缺陷分析。 2.系统介绍 本测试系统由控制计算机﹑测试电路和测试适配器三部分组成.适用于SIM封装形式下的集成电路的开短路测试﹑工作电流测试﹑输入管脚漏电流测试﹑输出电平测试和基本逻辑功能测试。并且具备16个芯片的并行测试能力。系统框架图如图1所示：
半导体芯片封装及测试技术--价值评估报告
半导体芯片封装及测试技术 价值评估咨询报告书 深华（２００４）评字第０１８号 深圳大华天诚会计师事务所 中国?深圳
目录 评估咨询报告书摘要 (2) 资产评估咨询报告书 (3) 一、 委托方与资产占有方简介 (3) 二、 评估目的 (3) 三、 评估范围和对象 (3) 四、 评估基准日 (5) 五、 评估原则 (5) 六、 评估依据 (5) （一） 主要法律法规 (5) （二） 经济行为文件 (5) （三） 重大合同协议、产权证明文件 (6) （四） 采用的取价标准 (6) 七、 评估方法 (6) 八、 评估过程 (7) 九、 评估结论 (7) 十、 特别事项说明 (7) 十一、 评估报告评估基准日期后重大事项 (8) 十二、 评估报告法律效力 (8) 十三、 评估报告提出日期 (8) 十四、 备查文件 (8)
评估咨询报告书摘要 我所接受ＰＡＹＴＯＮ技术有限公司的委托，根据国家有关资产评估的规定，本着客观、独立、公正、科学的原则，按照公认的资产评估方法，对ＰＡＹＴＯＮ技术有限公司拥有的半导体芯片封装测试专用技术的价值进行了评估工作。本所评估人员按照必要的评估程序对委托评估的资产实施了实地勘测、市场调查与询证，对委估资产在评估基准日２００４年６月２４日所表现的市场价值作出了较为公允地反映。评估结果为２０，５００，０００．００美元，大写美元贰仟零伍拾万元整。 郑重声明： 以上内容摘自资产评估报告书，欲了解本评估项目的全面情况，应认真阅读资产评估报告书全文。 本评估结论系对评估基准日资产咨询价值的反映。评估结论系根据本报告书所述原则、依据、前提、方法、程序得出，评估结论只有在上述原则、依据、前提存在的条件下，以及委托方和资产占有方所提供的所有原始文件都是真实与合法的条件下成立。 评估报告中陈述的特别事项是指在已确定评估结果的前提下，评估人员揭示在评估过程中己发现可能影响评估结论，但非评估人员执业水平和能力所能评定估算的有关事项，请报告使用者关注。
集成电路芯片测试仪的设计
摘要 集成电路（IC）测试是伴随着电子技术的发展而来的，数字集成芯片在使用过程中容易被损坏，用肉眼不易观察。早期的人工测试方法对一些集成度高，逻辑复杂的数字集成电路显得难于入手，因而逐渐被自动测试所取代，因此很需要设计一种能够方便测试常用芯片好坏的仪器。 本系统以单片机AT89C52为核心,由芯片测试插座、独立按键、74HC573驱动8位数码管显示、5V直流电源控制模块等组成。根据数字集成芯片的引脚特性以及集成芯片的真值表编写测试程序。该系统能完成14脚以内常用TTL74、54系列数字集成芯片的功能测试。 关键字：测试仪；数字集成电路；单片机
ABSTRACT Integrated circuit (IC) test is accompanied with the development of electronic technology, Digital integrated chip is easily damaged during use, and difficult to observe with the naked eye. Early manual test methods for some high integration, the logic of complex digital integrated circuits become difficult，thus gradually replaced by automated testing, so it is necessary to design a testing instrument to distinguish the Common chips is good or bad conveniently. The system is with AT89C52 microcontroller at the core, including the chip test socket，the independent button, 74HC573drives an 8-bit digital display, 5V DC power supply control module and other components, etc. According to the characteristics of digital IC pins and the truth table write integrated chip test program. The system can be completed within 14 feet common TTL74, 54 series digital integrated chip functional test. Keywords: tester; digital integrated circuit; microprocessor control unit
载波芯片通信性能测试技术报告
载波芯片通信性能测试 技术报告
目录 1.项目背景-----------------------------------------------3 2.项目意义及方案制定-------------------------------------3 3.具体测试实施情况---------------------------------------4 4.测试结果对比------------------------------------------11
0.项目背景 按照国家电网公司要求，将在未来几年内推行低压集中抄表系统，低压电力线载波抄表是主要抄表方式之一。当前的载波抄表芯片厂家，都拥有自己不同的载波通信技术，在载波的调制方式、路由算法、组网等方面都有自己的独特技术，在不同的通信环境下，发挥着各自的优势，促进了载波抄表技术的百花齐放。 1.项目意义及方案制定 为进一步了解各种载波通信技术性能，分析可能影响载波通信的因素，研究各种载波产品的适用环境，比较各种通信产品的优劣，以保证天津市电力公司低压集抄工程采用尽可能优越的技术与产品，故组织进行了此次对几个主流载波芯片厂产品的对比测试工作。以下测试数据除清华力合微电子的第二次测试是2010年10月进行外，其余生产厂家及清华力合微电子的第一次测试时间均为2009年9月份。 测试方案是由天津市电力公司营销部组织，电能计量中心、电费管理中心共同起草制定的，电能计量中心与电费中心负责具体的测试工作。 测试过程是在模拟台区现场的环境下进行测试，在各个时段不同负荷情况下进行抄表测试，对不同条件下的抄表成功率进行统计。此阶段主要测试载波芯片在各种环境下的集中抄表能力、自组网能力，以及主动上报功能。现场模拟测试以电能计量中心办公楼为测试台区，使用电费管理中心的现有主站；对于各厂家自己的独特功能如电费主站无法支持的，可使用厂家自己的测试平台进行，并对测试过程
IC芯片的检测方法大全定稿版
I C芯片的检测方法大全 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】
芯片的检测方法 一、查板方法： 1．观察法：有无烧糊、烧断、起泡、板面断线、插口锈蚀。 2．表测法：＋5V、GND电阻是否是太小（在50欧姆以下）。 3．通电检查：对明确已坏板，可略调高电压0．5－1V，开机后用手搓板上的IC，让有问题的芯片发热，从而感知出来。 4．逻辑笔检查：对重点怀疑的IC输入、输出、控制极各端检查信号有无、强弱。 5．辨别各大工作区：大部分板都有区域上的明确分工，如：控制区（CPU）、时钟区（晶振）（分频）、背景画面区、动作区（人物、飞机）、声音产生合成区等。这对电脑板的深入维修十分重要。 二、排错方法： 1.将怀疑的芯片，根据手册的指示，首先检查输入、输出端是否有信号（波型），如有入 无出，再查IC的控制信号（时钟）等的有无，如有则此IC坏的可能性极大，无控制信号，追查到它的前一极，直到找到损坏的IC为止。 2．找到的暂时不要从极上取下可选用同一型号。或程序内容相同的IC背在上面，开机观察是否好转，以确认该IC是否损坏。 3.用切线、借跳线法寻找短路线：发现有的信线和地线、＋5V或其它多个IC不应相连的 脚短路，可切断该线再测量，判断是IC问题还是板面走线问题，或从其它IC上借用信号焊接到波型不对的IC上看现象画面是否变好，判断该IC的好坏。 4.对照法：找一块相同内容的好电脑板对照测量相应IC的引脚波型和其数来确认的IC是 否损坏。
5.用微机万用编程器（ALL－03／07）（EXPRO－80／100等）中的ICTEST软件测试IC。 三、电脑芯片拆卸方法： 1．剪脚法：不伤板，不能再生利用。 2．拖锡法：在IC脚两边上焊满锡，利用高温烙铁来回拖动，同时起出IC（易伤板，但可保全测试IC）。 3．烧烤法：在酒精灯、煤气灶、电炉上烧烤，等板上锡溶化后起出IC（不易掌握）。 4．锡锅法：在电炉上作专用锡锅，待锡溶化后，将板上要卸的IC浸入锡锅内，即可起出IC又不伤板，但设备不易制作。 5．电热风枪：用专用电热风枪卸片，吹要卸的IC引脚部分，即可将化锡后的IC起出（注意吹板时要晃动风枪否则也会将电脑板吹起泡，但风枪成本高，一般约2000元左右）作为专业硬件维修，板卡维修是非常重要的项目之一。拿过来一块有故障的主板，如何判断具体哪个元器件出问题呢？ 引起主板故障的主要原因 1.人为故障： 带电插拨I/O卡，以及在装板卡及插头时用力不当造成对接口、芯片等的损害 2．环境不良： 静电常造成主板上芯片（特别是CMOS芯片）被击穿。另外，主板遇到电源损坏或电网电压瞬间产生的尖峰脉冲时，往往会损坏系统板供电插头附近的芯片。如果主板上布满了灰尘，也会造成信号短路等。 3．器件质量问题：