十位移位寄存器的设计

CMOS数字集成电路综合实验
十位移位寄存器的设计
一、实验目的
熟悉quantusⅡ软件的使用方法及功能，掌握使用VHDL语言对数字电路进行描
述，用VHDL语言设计一个十位移位寄存器并对其进行时序仿真。

二、实验内容
运用quantusⅡ软件的VHDL语言设计十位移位寄存器，对其编译测试并进行时
序仿真。

三、实验原理
1.在数字电路中，用来存放二进制数据或代码的电路称为寄存器。把若干个触发
器串接起来,就可以构成一个移位寄存器。一个触发器可以存储一位二进制代码，
存放N位二进制代码的寄存器，需用n个触发器来构成。按功能可分为：基本
寄存器和移位寄存器。移位寄存器中的数据可以在移位脉冲作用下一次逐位右移
或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以
并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。
2．假设一个十位右左移移位寄存器的初始状态为0000000000,现将数码
b9b8…b2b1b0从高位(b9)至低位依次送到b1端，输出端为q9q8…q2q1q0，经过
十个时钟脉冲后，十位输入信号左向移位， 输入数码依次地由高位触发器移到
低位触发器,作左向移动。经过十个时钟脉冲后,十个触发器的输出状态q9~q0与
输入数码b9~b0相对应。

四、实验步骤
1、编写源代码。打开QuartusII软件，点击File中得New建立一个命名为shifter10
的文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘
文件，再对文件进行相应代码编写。
2、编译与调试。确定源代码文件为当前工程文件，点击Complier进行文件编译。
编译结果有错误或警告，则将要对错误的代码进行修改直至文件编译成功。
3、波形仿真及验证。在编译成功后，创建一个波形文件，保存在shifter10中，
点击“insert the node”，按照程序所述插入节点，输入时钟信号和输入端信号，
点击保存按钮保存。进行时序仿真，截图。

五、实验程序
library ieee;
use ieee.std_logic_1164.all;
entity shift10 is
port(d,clk:in std_logic;
b: out std_logic_vector(9 downto 0)
);
end entity shift10;

architecture rtl of shift10 is
signal b_s : std_logic_vector(9 downto 0);
begin
process (clk)
begin
if rising_edge(clk) then
b_s <= b_s(8 downto 0) & d; --左移
end if;
b <= b_s;
end process;
end rtl;

六、实验结果
六、心得体会
移位寄存器的原理是通过对数据的移动来储存数据，存数方便，但是范围较小。
要弄懂移位寄存器的原理首先要理解它的逻辑功能表，如此才能在仿真过程中了
解结果的正确与否。本次实验我收获到了关于十位移位寄存器的相关知识，学会
了十位移位寄存器的VHDL代码的编写与波形的仿真。虽然在实验过程中遇到了
很多难题，但最终都通过查阅资料，询问同学使问题得到了解决。我通过编写源
代码，并且通过时序仿真让我对移位寄存器这个逻辑学电子元件有了更深层次的
了解。很多问题最终在同学的帮助和自己的不懈努力中得以解决。