第1-2讲MOS管特性和CMOS版图基础..

合集下载

MOS管基础

MOS管基础该内容转载自机器之瞳MOS管参数1.极限参数（1）IDSM，最大漏源电流，是指场效应管正常工作时，漏源间所允许通过的最大电流。

场效应管的工作电流不应超过ID。

此参数会随结温度的上升而有所减额；（2）IDM，最大脉冲漏源电流，此参数会随结温度的上升而有所减额；（3）PDSM，最大耗散功率，是指场效应管性能不变坏时所允许的最大漏源耗散功率。

使用时，场效应管实际功耗应小于PDSM并留有一定余量。

此参数一般会随结温度的上升有所减额；（4）VGS，最大栅源电压，栅源间反向电流开始急剧增加时的电压值。

结型MOS管正常工作时，栅、源极之间的PN结处于反向偏置状态，若电流过高，则产生击穿现象；（5）Tj，最大工作结温，通常为150℃或175℃，器件设计的工作条件下须确应避免超过这个温度，并留有一定裕量；（6）TSTG，存储温度范围。

除以上参数外，还有极间电容（MOS管三个电极之间的电容，它的值越小表示管子的性能越好）、高频参数等其他参数。

2.静态参数（1）V（BR）DSS，漏源击穿电压，是指栅源电压VGS为0时，场效应管正常工作所能承受的最大漏源电压。

这是一项极限参数，加在场效应管上的工作电压必须小于V（BR）DSS。

它具有正温度特性。

故应以此参数在低温条件下的值作为安全考虑。

△V（BR）DSS/△Tj：漏源击穿电压的温度系数，一般为0.1V/℃；（2）RDS（on），在特定的VGS（一般为10V）、结温及漏极电流的条件下，MOS管导通时漏源间的最大阻抗。

它是一个非常重要的参数，决定了MOS管导通时的消耗功率。

此参数一般会随结温度的上升而有所增大。

故应以此参数在最高工作结温条件下的值作为损耗及压降计算；（3）VGS（th），开启电压（阀值电压）。

当外加栅极控制电压VGS超过VGS（th）时，漏区和源区的表面反型层形成了连接的沟道。

应用中，常将漏极短接条件下ID等于1毫安时的栅极电压称为开启电压。

此参数一般会随结温度的上升而有所降低；（4）IDSS，饱和漏源电流，栅极电压VGS=0、VDS为一定值时的漏源电流，一般在微安级。

MOS管及简单CMOS逻辑门电路原理图

MOS管及‎简单CMO‎S逻辑门电‎路原理图现代单片机‎主要是采用‎C MOS工‎艺制成的。

1、MOS管 MOS管又‎分为两种类‎型：N型和P型‎。

如下图所示‎：以N型管为‎例，2端为控制‎端，称为“栅极”；3端通常接‎地，称为“源极”；源极电压记‎作Vss，1端接正电‎压，称为“漏极”，漏极电压记‎作VDD。

要使1端与‎3端导通，栅极2上要‎加高电平。

对P型管，栅极、源极、漏极分别为‎5端、4端、6端。

要使4端与‎6端导通，栅极5要加‎低电平。

在CMOS‎工艺制成的‎逻辑器件或‎单片机中，N型管与P‎型管往往是‎成对出现的‎。

同时出现的‎这两个CM‎O S2、CMOS逻‎辑电平高速CMO‎S电路的电‎源电压VD‎D通常为+5V；Vss接地‎，是0V。

高电平视为‎逻辑“1”，电平值的范‎围为：VDD的6‎5%～VDD（或者VDD‎-1.5V～VDD）低电平视作‎逻辑“0”，要求不超过‎V DD的3‎5%或0～1.5V。

+1.5V～+3.5V应看作‎不确定电平‎。

在硬件设计‎中要避免出‎现不确定电‎平。

近年来，随着亚微米‎技术的发展‎，单片机的电‎源呈下降趋‎势。

低电源电压‎有助于降低‎功耗。

VDD为3‎.3V的CM‎O S器件已‎大量使用。

在便携式应‎用中，VDD为2‎.7V，甚至1.8V的单片‎机也已经出‎现。

将来电源电‎压还会继续‎下降，降到0.9V，但低于VD‎D的35%的电平视为‎逻辑“0”，高于VDD‎的65%的电平视为‎逻辑“1”的规律仍然‎是适用的。

3、非门非门（反向器）是最简单的‎门电路，由一对CM‎O S管组成‎。

其工作原理‎如下：A端为高电‎平时，P型管截止‎，N型管导通‎，输出端C的‎电平与Vs‎s保持一致‎，输出低电平‎；A端为低电‎平时，P型管导通‎，N型管截止‎，输出端C的‎电平与VD‎D一致，输出高电平‎。

4、与非门与非门工作‎原理：①、A、B输入均为‎低电平时，1、2管导通，3、4管截止，C端电压与‎V DD 一致‎，输出高电平‎。

《MOS管知识》课件

总结词
MOS管的工作原理是通过电压控制半导体中的载流子运动，从而实现电流的开关控制。
详细描述
在MOS管中，电压的大小可以改变半导体表面附近的电荷分布，从而控制半导体的导电性。当电压达到一定值时，半导体表面附近的电荷分布会发生突变，导致电流的开关状态改变。通过控制输入电压的大小，可以实现电流的开关控制，从而实现放大、开关
前置放大
在音频信号前置放大器中，MOS管用于放大微弱的音频信号。
数字逻辑门
AND门
在AND逻辑门中，两个输入端的MOS管用于控制输出端是否导通。
OR门
在OR逻辑门中，两个输入端的MOS管用于控制输出端是否导通。
NOT门
在NOT逻辑门中，输入端的MOS管用于控制输出端的状态。
04
MOS管选型指南
额定参数选择
额定电压
选择能够承受最大工作电压的MOS管，确保安全可靠。
额定电流
根据电路需求选择合适的电流规格，确保负载正常工作。
阈值电压
选择阈值电压符合应用要求的MOS管，以实现良好的开关性能。
工作频率考虑
开关频率
根据电路的工作频率要求，选择合适的开关速度和频率范围的 MOS管。
噪声容限
考虑MOS管的工作噪声容限，以确保电路的稳定性和可靠性。
03
02
•·
04
抑制噪声：通过在电源线上使用去耦电容、屏蔽等措施来抑制噪声。
振荡分析：使用频谱分析仪等工具检测和分析振荡现象，找出振荡原因。
05
06
反馈控制：通过负反馈控制环路来稳定系统，减小振荡的可能性。
06
未来发展与趋势
新材料与新工艺
硅基材料
随着科技的发展，硅基材料已经不再是唯一的选择，新型半导体材料如氮化镓、碳化硅等在mos管制造中逐渐得到应用，具有更高的电子迁移率和耐压能力。

第2章第2讲 MOS结构和分类

D
G
B
S
NMOS with Bulk Contact
MOS：栅极和衬底：
• 器件工作过程中，栅极和衬底之间的电压形成纵向电场，这个电场会在衬底表面会形成一个导电通道，该沟道会连接源端和漏端 • MOS的栅极同其他三个电极是绝缘的，因此MOS也称为绝缘栅场效应晶体管（IGFET） • MOS的衬底BULK端是掺杂的半导体，一般接固定的电源和地电压，因此有时候MOS器件的符号只标出G－D－ S三端
N沟道增强型MOSFET的物理结构
N沟道增强型MOSFET结构示意图
MOS器件结构器件结构
• MOS器件有四个端可以连接电极，所以是一个四端器件，这四个端分别称为源，漏，栅和衬底 • 半导体衬底表面在栅极绝缘层以下的部分称为沟道区，因为在mos工作过程中会在这里形成导电沟道 • 因此，MOS在纵深方向是M－O－S 三层结构，在横向是源－沟道－漏的三个区
漏电压对沟道电荷的影响
VGS >VT VDS < VD sat
n+
Qc
L
n+
VGS > VT
VDS = VD sat
n+
Qc
Q (L)=0 c
n+
VGS >VT
VDS >VD sat
n+
Qc
L eff
夹断区
n+
没有漏电压时沟道区电荷分布
漏电压较小时沟道区电荷分布
漏端沟道夹断情况
漏电压较大时沟道区电荷分布
沟道长度的计算
Polysilicon gate
• 由于源漏区加工过程中掺杂向半导体表面横向扩散，实际的沟道长度同设计中图形宽度并不相等 L=LG-2Ld

了解MOS管，看这个就够了！

了解MOS管，看这个就够了！MOS管学名是场效应管，是⾦属-氧化物-半导体型场效应管，属于绝缘栅型。

本⽂就结构构造、特点、实⽤电路等⼏个⽅⾯⽤⼯程师的话简单描述。

其结构⽰意图：解释1：沟道上⾯图中，下边的p型中间⼀个窄长条就是沟道，使得左右两块P型极连在⼀起，因此mos管导通后是电阻特性，因此它的⼀个重要参数就是导通电阻，选⽤mos管必须清楚这个参数是否符合需求。

解释2：n型上图表⽰的是p型mos管，读者可以依据此图理解n型的，都是反过来即可。

因此，不难理解，n 型的如图在栅极加正压会导致导通，⽽p型的相反。

解释3：增强型相对于耗尽型，增强型是通过“加厚”导电沟道的厚度来导通，如图。

栅极电压越低，则p型源、漏极的正离⼦就越靠近中间，n衬底的负离⼦就越远离栅极，栅极电压达到⼀个值，叫阀值或坎压时，由p型游离出来的正离⼦连在⼀起，形成通道，就是图⽰效果。

因此，容易理解，栅极电压必须低到⼀定程度才能导通，电压越低，通道越厚，导通电阻越⼩。

由于电场的强度与距离平⽅成正⽐，因此，电场强到⼀定程度之后，电压下降引起的沟道加厚就不明显了，也是因为n 型负离⼦的“退让”是越来越难的。

耗尽型的是事先做出⼀个导通层，⽤栅极来加厚或者减薄来控制源漏的导通。

但这种管⼦⼀般不⽣产，在市⾯基本见不到。

所以，⼤家平时说mos管，就默认是增强型的。

解释4：左右对称图⽰左右是对称的，难免会有⼈问怎么区分源极和漏极呢？其实原理上，源极和漏极确实是对称的，是不区分的。

但在实际应⽤中，⼚家⼀般在源极和漏极之间连接⼀个⼆极管，起保护作⽤，正是这个⼆极管决定了源极和漏极，这样，封装也就固定了，便于实⽤。

我的⽼师年轻时⽤过不带⼆极管的mos管。

⾮常容易被静电击穿，平时要放在铁质罐⼦⾥，它的源极和漏极就是随便接。

解释5：⾦属氧化物膜图中有指⽰，这个膜是绝缘的，⽤来电⽓隔离，使得栅极只能形成电场，不能通过直流电，因此是⽤电压控制的。

在直流电⽓上，栅极和源漏极是断路。

模拟cmos集成电路设计(拉扎维)第2章MOS器件物理基础

电流近似只于W/L和VGS 有关，不随 VDS变化
22
I/V特性—当VDS>VGS-VTH时
用作电流源或电流沉（current sink）
西电微电子学院－董刚－模拟集成电路设计
23
I/V特性—PMOS管
定义从D流向S为正
PMOS管电流驱动能力比NMOS管差 0.8 m nwell：p=250cm2/V-s, n=550cm2/V-s
27
本讲
基本概念
简化模型－开关结构符号
I/V特性
阈值电压 I-V关系式跨导
二级效应
体效应、沟道长度调制效应、亚阈值导电性
器件模型
版图、电容、小信号模型等
西电微电子学院－董刚－模拟集成电路设计
28
二级效应
前面VTH、I/V、gm等推导都是基于最简单假设
忽略了VDS对L的影响等二级效应
0 栅与衬底功函数差
COX

OX
TOX
常通过沟道注入把VTH0调节到合适值
工艺确定后，VTH0就固定了，设计者无法改变
西电微电子学院－董刚－模拟集成电路设计
14
I/V特性－沟道随VDS的变化
西电微电子学院－董刚－模拟集成电路设计
15
I/V特性—推导I(VDS,VGS)
I Qd v
Qd WCox(VGS VTH)
dx
L
VD S
IDdx WCoxn[VGS V(x) VTH]dV
x 0
V0
ID

nCox
W L
[(VGS

VTH)VDS

1 2
VDS2 ]
西电微电子学院－董刚－模拟集成电路设计

MOS管及其开关特性

d
d
iD
g
Bg
s (a)标准符号
s (b)简化符号
S
GD
N
+ + ++++ +
N
P
B
3. 其他类型的MOS管 (2) N沟道耗尽型MOS管
N沟道耗尽型MOS管符号如图。
(3) P沟道耗尽型MOS管
结构与N沟道耗尽型MOS管相反。符号如图所示。
d
d
g
B
g
s (a)标准符号
s (b)简化符号
d
d
g
Bg
饱和区
VGS3 VGS2
O
VGS1
截止区
vDS
输出特性曲线
3. 其他类型的MOS管
(1) P沟道增强型MOS管
结构与NMOS管相反。
vGS、vDS 电压极性与NMOS管相反。开启电压vT为负值
(2) N沟道耗尽型MOS管
绝缘层掺入正离子，使衬底表面形成N沟道。
vGS电压可以是正值、零或负值。 vGS达到某一负值vP，沟道被夹断， iD =0。
(2) VGS和VDS共同作用
iD
vGS>VT, vDS>0, 靠近漏极的电压减小。
VGS
当VGS>VT, iD 随VDS增加几乎成线性增加。
O
当vDS vGD=(vGSvDS)VT, 漏极处出现
夹断。
vDS
VDS
VGS
S
GD
继续增加VDS 夹断区域变大， iD 饱和。
N
N
P
n-沟道
R vO=0
Rd
d
vO
S
g

模拟cmos集成电路设计(拉扎维)第2章MOS器件物理基础PPT课件

Q d ( x ) W o ( V x G C V S ( x ) V T )H
西电微电子学院－董刚－模拟集成电路设计
16
I/V特性—推导I(VDS,VGS)
I D W o [ V G x C V S ( x ) V T ] v H
Givv E ea nn E (x d ) d(x V ) dx d(x V )
数字电路设计师一般不需要进入器件内部，只把它当开关用即可
AIC设计师必须进入器件内部，具备器件物理知识
❖MOS管是AIC的基本元件 ❖MOS管的电特性与器件内部的物理机制密
切相关，设计时需将两者结合起来考虑
器件级与电路级联系的桥梁？
❖器件的电路模型
西电微电子学院－董刚－模拟集成电路设计
5
本讲
基本概念
I D n C o W L ( x V G V T S ) V D H , V D S 2 S ( V G V T S )
等效为一个线性电阻
RONnCoxW L(V 1GSVTH)
在AIC设计中会用到
西电微电子学院－董刚－模拟集成电路设计
深三极管区
19
I/V特性—当VDS>VGS-VTH时？
与电源无关、与温度无关、PTAT电流、恒Gm、速度与噪声
西电微电子学院－董刚－模拟集成电路设计
2
上一讲
研究模拟电路的重要性模拟电路设计的难点研究AIC的重要性研究CMOS AIC的重要性电路设计一般概念
❖抽象级别 ❖健壮性设计 ❖符号
西电微电子学院－董刚－模拟集成电路设计
3
上一讲
数字电路无法完全取代模拟电路，模拟电路是现代电路系统中必不可少的一部分
提供载流子的端口为源，收集载流子的端口为漏

MOS晶体管及其版图

MOS晶体管及其版图第四章 MOS晶体管及其版图学习指导学习⽬标与要求1．了解集成电路中有源器件MOS晶体管的结构2．了解集成电路中有源器件MOS晶体管版图定义、内涵及实质，掌握集成电路中有源器件MOS晶体管版图的特点3．掌握集成电路中有源器件MOS晶体管的特性、不同类型MOS晶体管版图设计及MOS晶体管版图的失配及匹配的设计技巧4．基本掌握集成电路中有源器件MOS晶体管版图设计⽅法学习重点1．集成电路中有源器件MOS晶体管的特性2．不同类型MOS晶体管版图设计及MOS晶体管版图的失配及匹配的设计技巧学习难点1．MOS晶体管版图设计技巧及设计⽅法2．MOS晶体管版图的失配及匹配的设计⽅法及设计准则第⼀节 NMOS 晶体管及版图⼀、 N MOS 晶体管概述1. NMOS 晶体管的简化三端电路模型：NMOS 晶体管在栅极和晶体管的其余部分之间存在绝缘层，没有直流电流从栅极流过。

电容CGS 和CGD 分别代表由栅介质产⽣的栅源电容和栅漏电容。

电容符号上绘制的斜线表⽰电容值的⼤⼩与偏置有关。

压控电流源I1为栅氧化层下从漏极经过沟道流向源极的电流。

漏极电压ID 的⼤⼩取决于栅源电压VGS 和栅漏电压VDS 。

2. 2种类型的NMOS 晶体管:(A)增强型NMOS;(B)耗尽型NMOS3. 器件跨导k 决定了在给定Vgst 的情况下流过MOS 管的漏极电流⼤⼩，可表明⼀个MOS管的尺⼨。

器件跨导的单位是A/V2或者µA/V 2。

k’是⼀个常数，叫做⼯艺跨导，为载流⼦的有效迁移率，。

4. 阈值电压Vt 是指当背栅与源极连接在⼀起时使能栅介质下⾯恰好产⽣沟道所需要的栅源电压。

MOS 管的阈值电压与以下因素有关：栅极电材料，背栅掺杂，栅氧化层厚度，表⾯态电荷密度，氧化层中的电荷密度（固定点荷和可⽤电荷）。

(A) (B)k k'(/)W L =n r k 'ox t οµεε=⼆、 NMOS 晶体管的版图1. ⾃对准硅栅NMOS 晶体管的背栅由⽣长在P+衬底上的P 型外延层构成。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

SiO2 metal3 metal2 metal1 transistor
多晶硅
poly
metal1
via
n+
p+
n+ substrate substrate （衬底）
Manufacturing
8
EE141 Integrated © Digital
Байду номын сангаас
Circuits2nd
CMOS有三类工艺：
Well---阱 P-Well CMOS Process (也基本不用) N-Well CMOS Process Dual-Well CMOS Process
EE141 Integrated © Digital
Circuits2nd
Manufacturing
2
Die Cost
Single die
Wafer
Going up to 12” (30cm)
EE141 Integrated Circuits 2nd © Digital
From
Manufacturing
12
3、几种工艺方法 1） oxidation （氧化）
氧气
Si-substrate or P-type or N-type
SiO2
Si-substrate or P-type or N-type SiO2 是绝缘体。它的作用是什么？
EE141 Integrated © Digital
Circuits2nd
Manufacturing
4

多项目晶圆服务
多项目晶圆（多目标芯片） Multi Project Wafer --- MPW
多个使用相同工艺的设计，放在同一晶圆片上流片。每个设计可以得到数十片芯片样品。制造费用按照芯片面积分摊，成本仅为单独进行制造的5%10%。
poly
p-well n-well
SiO2 p+
n+
p-epi p+
EE141 Integrated © Digital
Circuits2nd
Manufacturing
11
VDD M2
VDD
M4 Vin Vout Vout2
M1
M3
EE141 Integrated © Digital
Circuits2nd
Introduction
29
EE141 Integrated © Digital
Circuits2nd
Manufacturing
3
1、Fabrication services
芯片制造代工厂
（Foundry）
1） TSMC 台积电（台湾）可获工艺：0.5um, 0.35um, 0.25um, 0.18um, 0.13um, 0.09um 0.065um, 0.045um 2） CSM 或称 Chartered 新加坡特许（新加坡）可获工艺：0.35um, 0.25um, 0.18um, 0.13um, 0.09um, 0.065um, 0.045um 3） SMIC 中芯国际（上海）可获工艺：0.35um, 0.25um, 0.18um, 0.13um, 0.09um 4）HJTC或称 HJ 和舰科技 (苏州) 可获工艺：0.35um, 0.25um, 0.18um 5）CSMC 华润上华（无锡）可获工艺：3.0至0.5微米 6）GSMC 宏力 (上海) 可获工艺：0.25um, 0.18um, 0.15um 7）HHNEC 华虹 (上海) 可获工艺：0.35um, 0.25um, 0.18um 8）SinoMOS 中纬 (宁波) 可获工艺：0.8um/1um
EE141 Integrated © Digital
Circuits2nd
Manufacturing
6
2、 Overview
MOS 管结构图: 3D Perspective
S
G
D
S G
D
G
S
EE141 Integrated © Digital
D
Circuits2nd
Manufacturing
7
Cross section insulator.
第一、二讲 MOS管特性与CMOS版图
一、CMOS工艺简介；二、MOS管特性；三、Layout设计；四、估算寄生参数；五、SPICE中 MOS器件参数设置
参考书： [1] Jan M. RabaeyAnantha Chandrakasan Borivoje Nikolic， Digital Integrated Circuits– A Design Perspective [2] 中译本：数字集成电路：电路、系统与设计（第二版）周润德译，电子工业出版社出版
EE141 Integrated © Digital
Circuits2nd
Manufacturing
5
Educational
services （MPW服务机构）
美国：MOSIS (MOS Implementation Support Project) 台湾：CIC (Chip Implementation Center) .tw/cic_v13/main.jsp 欧盟：Europractice / 上海集成电路设计研究中心 /icc/index.asp 中国科学院EDA中心 /index.htm
EE141 Integrated © Digital
Circuits2nd
Manufacturing
1
一、 CMOS Manufacturing Process
Technology (Process) 三类工艺：
双极型 bipolar (三极管，二极管，电阻 )
NMOS
CMOS （NMOS，PMOS）：目前主流工艺
EE141 Integrated © Digital
Circuits2nd
Manufacturing
9
N-Well CMOS Process
EE141 Integrated © Digital
Circuits2nd
Manufacturing
10
Dual-Well CMOS Process
gate-oxide TiSi2 AlCu SiO2 Tungsten