第七章 刻蚀
微电子工艺技术-复习要点答案（完整版）
微电⼦⼯艺技术-复习要点答案（完整版）第四章晶圆制造1．CZ法提单晶的⼯艺流程。
说明CZ法和FZ法。
⽐较单晶硅锭CZ、MCZ和FZ三种⽣长⽅法的优缺点。
答：1、溶硅2、引晶3、收颈4、放肩5、等径⽣长6、收晶。
CZ法：使⽤射频或电阻加热线圈，置于慢速转动的⽯英坩埚内的⾼纯度电⼦级硅在1415度融化（需要注意的是熔硅的时间不宜过长）。
将⼀个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中，籽晶表⾯得就浸在熔融的硅中并开始融化，籽晶的温度略低于硅的熔点。
当系统稳定后，将籽晶缓慢拉出，同时熔融的硅也被拉出。
使其沿着籽晶晶体的⽅向凝固。
籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。
FZ法：即悬浮区融法。
将⼀条长度50-100cm 的多晶硅棒垂直放在⾼温炉反应室。
加热将多晶硅棒的低端熔化，然后把籽晶溶⼊已经熔化的区域。
熔体将通过熔融硅的表⾯张⼒悬浮在籽晶和多晶硅棒之间，然后加热线圈缓慢升⾼温度将熔融硅的上⽅部分多晶硅棒开始熔化。
此时靠近籽晶晶体⼀端的熔融的硅开始凝固，形成与籽晶相同的晶体结构。
当加热线圈扫描整个多晶硅棒后，便将整个多晶硅棒转变成单晶硅棒。
CZ法优点：①所⽣长的单晶的直径较⼤，成本相对较低；②通过热场调整及晶转，坩埚等⼯艺参数的优化，可以较好的控制电阻率径向均匀性。
缺点：⽯英坩埚内壁被熔融的硅侵蚀及⽯墨保温加热元件的影响，易引⼊氧、碳杂质，不易⽣长⾼电阻率单晶。
FZ法优点：①可重复⽣长，提纯单晶，单晶纯度较CZ法⾼。
②⽆需坩埚、⽯墨托，污染少③⾼纯度、⾼电阻率、低氧、低碳④悬浮区熔法主要⽤于制造分离式功率元器件所需要的晶圆。
缺点：直径不如CZ法，熔体与晶体界⾯复杂，很难得到⽆位错晶体，需要⾼纯度多晶硅棒作为原料，成本⾼。
MCZ：改进直拉法优点：较少温度波动，减轻溶硅与坩埚作⽤，降低了缺陷密度，氧含量，提⾼了电阻分布的均匀性2．晶圆的制造步骤【填空】答：1、整形处理：去掉两端，检查电阻确定单晶硅达到合适的掺杂均匀度。
光电子能谱
其分辨率为：
E W 2 Ek R 2
E 光电子能谱峰的半高宽， 即绝对分辨率
W 狭缝宽度 R 分析器中心线半径
狭缝入口角
检测器
产生的光电流：10-3～10-9mA； 电子倍增器作为检测器； 单通道电子倍增器；多通道电子倍增器；
真空系统
伴峰：X射线特征峰、Auger峰、多
重态分裂峰。
谱峰出现规律
(1)主量子数n小的峰比n大的峰强； (2)n相同，角量子 数L大的峰比L小
的峰强；
(3)内量子数J大的
峰比J小的峰强；
Z Ag 47
由于当角量子数l>0时会产生自旋-轨道耦合作 用，使得处于同一壳层的电子能级发生分裂， 因此，对于的l>0能级，XPS都呈现双峰。这种 分裂可以用内量子数j来表示：
为了降低离子束的择优溅射效应及基底效 应，应提高溅射速率和降低每次溅射的时 间。一般的深度分析所给出的深度值均是 相对与某种标准物质的相对溅射速率。
谱峰的物理位移和化学位移
物理位移：固体的热效应与表面荷电的作用引起的谱峰位移 化学位移：原子所处化学环境的变化引起的谱峰位移
产生原因： 1) 价态改变：内层电子受核电荷的库仑力和荷外其他电子的 屏蔽作用；电子结合能位移Eb；
与 EK 成正比，(电子动能在100-2000eV)。
在常规的 XPS 分析中，我们是分析来自相对于样品 表面90方向出射的电子，在一张XPS谱图中，无损 的分析深度，大约65%的信号来自小于 λ 的深度内， 85%的信号来自小于2λ 的深度内，95%的信号来自 小于3λ 的深度内。 我们在角分辨测量中可以用这一特性来获得组分 深度分析。
离子刻蚀深度剖析方法
硅超大规模集成电路工艺技术
Assoc. Prof.
．
课程名称：Silicon VLSI Process Technology
课程代码：182.558
课程类型：█ Major Basics
考核方式：Exam
教学方式：Lecturing
适用领域：Integrated Circuit Engineering，Software Engineering
开课学期：Spring
Sep,1992-July,1995 Huazhong University of Science and Technology, Semiconductor Device and Microelectronics Master Degree
Oct,2000-Jan,2004 The Chinese University of Hongkong, Automation and Computer-aided Engineering Ph.D. Degree
【美】Stephen A. Campbell著，曾莹，严利人，王纪民等译
《硅集成电路工艺基础》关旭东编著,北京大学出版社, 2004
《微加工导论》陈迪等译,电子工业出版社, 2006
《超大规模集成电路工艺原理》——硅和砷化镓S.K甘地著章熙康等译
《集成电路工艺基础》王阳元等著
考核方式：
开卷考试或报告占70%，平时作业和考勤占30%。
2.1晶体生长方法与设备
2.2晶体结构与缺陷硅中的氧硅中的碳
2.3测量方法
第三章半导体制造
3.1超净室
3.2晶圆片清洗
3.3吸杂处理
第四章光刻
4.1曝光系统
4.2光刻胶
4.3先进光刻技术
表面物理课程笔记
表面物理第一章：引言第二章：表面原子结构第三章：低能电子衍射LEED与反射高能电子衍射RHEED第四章：扫描探针显微镜SPM第五章：表面电子态第六章：俄歇电子能谱AES第七章：X射线光电子能谱XPS第八章：紫外光电子能谱UPS●第一章：引言1.均匀块体与外部真空（其实未必是真空）之间的，固体的最外几个原子层组成的过渡层叫做表面。
2.表面包括2-~10层原子，几nm。
3.表面与块体的不同：不同组成、不同原子结构、不同电子性质等。
4.表面积体积比D：尺度越小表面影响越大。
5. microwrold:10-4~10-6mnanoworld:10-7~10-9m6.表面弛豫：纵向原子层重组表面重构：横向原子重组。
7.表面键的不同导致体能带能隙中的表局域电子态。
8.表面物理研究对象：表面形貌、表面组分、表面原子结构、表面电子结构。
表面吸附与去吸附、表面振动。
9.表面原子结构主要研究手段：电子衍射、STM。
非直接：LEED、RHEED、PES 直接：TEM(透射电子显微镜)、STM、AFM。
10.表面组分主要研究对象：确保表面洁净、表面偏析、表面吸附等。
表面组分主要研究手段：AES、XPS。
低浓度样品可用二次离子质谱SIMS。
11.表面电子态包括本征的（悬键）与非本征的（表面缺陷等）。
表面电子态影响表面吸附。
化学反应等。
在半导体异质结中决定费米能级钉扎、裁剪肖特基势垒并影响异质结面的带结构。
12.表面吸附：物理吸附（弱键）、化学吸附（强键）TPD（程序升温脱附法）可用来研究表面吸附与去吸附。
UPS可用来研究表面吸附，确定是联合吸附还是游离吸附。
13.14.从外至内：俄歇电子、二次电子、X射线荧光。
15.电子平均自由程：非弹性碰撞前行走的距离，取决于电子动能。
平均自由程在50~100eV范围最小，高能低能两端都增大（非弹性散射主要是电子与固体中电子作用而非电声作用。
高能端速度大，与固体中电子碰撞时间短，非弹性碰撞几率小，自由程大。
第七章 增产原理
酸化一般可获得较好增产效果；
无污染储层，基质酸化处理效果甚微； 基质酸化解除污染带储层污染后，均匀
改善区不宜过大，以解除污染带储层污染为
主要任务。
酸压(Acid Fracturing)
在高于储层破
裂压力下，直接用
酸注入压开的裂缝
压裂车
中，通过酸对岩石
壁面的不均匀刻蚀
封隔器
而形成高导流能力
的酸蚀裂缝。
称为裂缝的有效长度。
— 增产倍比：酸化井施工后的采油指
数与施工前的采油指数之比。 — 增产倍比是增产效果好坏的直接体 现，是酸化设计中的重要指标，是进行酸化 技术经济评价必不可少的参数。
— 压裂酸化后增产倍比预测方法有图
板法和数值计算方法。
砂岩储层酸化工艺
—砂岩酸化主要是进行基质酸化。
—砂岩酸化工艺很多，不同的工艺其注液顺 序也不同。
— 酸与碳酸盐岩的反应历程：
H+向岩石表面传递；
被吸附的H+在岩石表面反应；
反应产物通过传质离开岩石表面。
酸岩化学反应速度
—酸与岩石的反应过程进行的快慢，可用 酸与岩石的反应速度来表示。 —酸岩反应速度：单位时间内酸浓度的降 低值或单位时间内单位岩石面积的溶蚀量。 鲜酸：未与岩石发生化学反应的酸液；
支撑剂类型
硬脆性支撑剂 其特点是硬度大，变形很小； ——石英砂（砂子） ——陶粒 ——铝球 ——玻璃珠 韧性支撑剂 其特点是变形大，在高压下不易破碎 —— 核桃壳 —— 树脂包层支撑剂
裂缝导流能力
裂缝导流能力是指裂缝传导流体的能力。 填砂裂缝的导流能力定义为： 裂缝渗透率与支撑后的裂缝宽度之积。
水基压裂液
活性水压裂液稠化水压裂液水基冻胶压裂液
微电子工艺课件资料
三、起始材料--石英岩（高纯度硅砂--SiO2）
1. SiO2+SiC→Si(s)+SiO(g)+CO(g) 冶金级硅：98%；
300oC
2. Si(s)+3HCl(g) →SiHCl3(g)+H2 三氯硅烷室温下呈液态沸点为32℃，利用分馏法去 除杂质；
3. SiHCl3(g)+ H2→Si(s)+ 3HCl(g) 得到电子级硅（片状多晶硅）。
Si：
• 含量丰富，占地壳重量25%；
• 单晶Si 生长工艺简单，目前直径最大18英吋 （450mm）
• 氧化特性好， Si/SiO2界面性能理想，可做掩蔽膜、 钝化膜、介质隔离、绝缘栅等介质材料；
• 易于实现平面工艺技术；
• 直径
二、对衬底材料的要求
• 导电类型：N型与P型都易制备；
• 晶向：Si:双极器件--<111>；MOS--<100>；
4. 放肩
缩颈工艺完成后，略降低温度（15-40℃） ，让晶体逐 渐长大到所需的直径为止。这称为“放肩”。
5. 等径生长
当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再 增大，称为收肩。收肩后保持晶体直径不变，就是等径生长。 此时要严格控制温度和拉速。
6. 收晶
晶体生长所需长度后，升高熔体温度或熔体温度不变， 加快拉速，使晶体脱离熔体液面。
有效分凝系数
当结晶速度大于杂质在熔体中的扩散速度时，杂质在界面 附近熔体中堆积，形成浓度梯度。
按照分凝系数定义：
k0
Cs Cl (0)
由于Cl(0)未知，然而为了描述 界面粘滞层中杂质浓度偏离对固 相中的杂质浓度的影响，引入有效 分凝系数ke:
第七章气相沉积技术
离子镀膜的基本过程
蒸发 材料
蒸发材料 被电离
离子加速
基片 (工件)
气体光辉放电
镀膜材料的蒸发、材料离子化、离子加速、离子轰击 工件表面沉积成膜。
28
离子镀膜的特点
膜层的附着力强，不易脱落，这是离子镀膜的重要特性。
如在不锈钢上镀制2050m厚的银膜，可以达到300MPa的 粘附强度，钢上镀镍，粘附强度也极好。
1
负偏压
靶
plasma
基片
物理 气相沉积
反应性气体 CH4
基片
化学 气相沉积
2
7.1 气相沉积的过程
气相沉积基体过程包括三个步骤： （1）提供气相镀料；
蒸发镀膜: 使镀料加热蒸发； 溅射镀膜: 用具有一定能量的离子轰击，从靶材上击出镀料原子。 （2）镀料向所镀制的工件（或基片）输送 （在真空中进行，这主要是为了避免过多气体碰撞） 高真空度时（真空度为 10-2Pa）： 镀料原子很少与残余气体分子碰撞，基本上是从镀源直线前进至基片； 低真空度时（如真空度为 10Pa）： 则镀料原子会与残余气体分子发生碰撞而绕射，但只要不过于降低镀膜 速率，还是允许的。 真空度过低，镀料原子频繁碰撞会相互凝聚为微粒，则镀膜过程无法进 行。
22
3）溅射镀膜工艺与应用
溅射薄膜按其不同的功能和应用可大致分为机械功能膜和 物理功能膜两大类。
前者包括耐磨、减摩、耐热、抗蚀等表面强化薄膜材料、 固体润滑薄膜材料；后者包括电、磁、声、光等功能薄膜 材料等。
23
采用Cr、Cr-CrN等合金靶或镶嵌靶，在N2、CH4等气氛 中进行反应溅射镀膜，可以在各种工件上镀Cr、CrC、 CrN等镀层。纯铬膜的显微硬度为425～840HV，CrN膜 为1000～350OHV，不仅硬度高且摩擦系数小，可代替水 溶液电镀铬。
第七章_离子注入2
1、等离子体型源 这里的 等离子体 是指部分电离的气体。虽然等离子体中的 电离成分可能不到万分之一，其密度、压力、温度等物理量仍 与普通气体相同，正、负电荷数相等，宏观上仍为电中性，但 其电学特性却发生了很大变化，成为一种电导率很高的流体。
产生等离子体的方法有热电离、光电离和电场加速电离。
大规模集成技术中使用的等离子体型离子源，主要是由电场加 速方式产生的，如直流放电式、射频放电式等。
之间的电压，用以调节针尖表
引 出 极
E2 E1
面上液态金属的形状，并将离 子引出；E3 是加热器电源。
针尖的曲率半径为 ro = 1 ~ 5 m，改变 E2 可以调节针尖与
引出极之间的电场，使液态金属在针尖处形成一个圆锥，此圆
锥顶的曲率半径 仅有 10 nm 的数量级，这就是 LMIS 能产生小 束斑离子束的关键。
共晶合金 LMIS
通常用来对各种半导体进行离子注入掺杂的元素因为熔点
高或蒸汽压高而无法制成单体 LMIS 。 根据冶金学原理，由两种或多种金属组成的合金，其熔点 会大大低于组成这种合金的单体金属的熔点，从而可大大降低
合金中金属处于液态时的蒸汽压。
例如，金和硅的熔点分别为 1063 oC 和 1404 oC，它们在此 温度时的蒸汽压分别为 10-3 Torr 和 10-1 Torr。当以适当组分组 成合金时，其熔点降为 370 oC ，在此温度下，金和硅的蒸汽压 分别仅为 10-19 Torr 和 10-22 Torr。这就满足了 LMIS 的要求。
平均投影射程：投影射程的平均值，记为 RP
投影射程的标准偏差： Rp xp Rp
2
zp
x
y
yp
xp
0
MBE
比较MBE、MOVPE与CBE的生长机理
MBE：III族元素以原子或分子束形式射向衬 底，吸附→晶化（脱附） MOVPE：MO在气流中和衬底表面两处进行热分 解的过程，在气流中分解生成的III族原子通 过边界层扩散到达衬底表面 CBE：MO只在衬底表面热分解，不存在边界 层，
原子层外延（Atomic layer epitaxy）、 分子层外延MLE
GaAs源， 衬底温度在775k～800k时，按Ga:As=1:10 射Ga,As可得到Ga:AS为1:1的GaAs,As2的粘附 系数为0.1～0.15 As源 没有Ga束入射时， As4的粘附系数为0， 有Ga束入射时， As4的粘附系数增大 450K以下时，As4不分解 450k以上时， As4能发生分解而生成As
MBE设备
真空系统、生长系统、监控系统 生长系统：进样室、预处理室（衬底存储室）、生长室 监控系统： 四极质谱仪：真空度检测，监测残余气体和分子束流的 成分 电离计：测量分子束流量 电子衍射仪：观察晶体表面结构以及生长表面光洁平整 度 俄歇谱仪：检测表面成分、化学计量比和表面沾污等
生长过程与生长原原理
第七章作业
1.解释：MOVPE、MBE、CBE、ALE、二步外延 法、双气流MOVPE 2.依据相图， LPE生长GaAs时说明如何从A点 开始外延生长。 3.为什么从70年代初就对GaN开展了研究工作 但一直进展缓慢？ 4.在生长III-V族化合物时指出MBE、MOVPE和 CBE法使用的III族源及各自的生长机理。
组成化合物的两种元素源（气或束流）分别 引入生长室，交替在衬底上沉积。每交替 （引入）一次就在衬底上外延生长一个单分 子层，外延生长的速度取决于组元在衬底上 交替吸附所需时间 实际生长中可采用脉冲输送源的方式 ALE是一种生长“模式”，它没有自己“专用”设 备，VPE、MBE、CBE设备均可进行ALE生长
7.8天线效应与ESD
第七章 集成电路常用器件版图 MOS晶体管保护电路 1. 基本原理 利用保护管NMOS和 VDD PMOS的饱和导通或沟道穿 通效应以及漏极寄生二极管 MP 完成静电泄放。 pad R 保护管W/L要足够大以 便获得小的导通电阻，并采 MN 用抗闩锁的保护环结构。 R为N+电阻，起延迟、缓冲 VSS 作用。
组件充电模式(CDM)是指IC先因磨擦或其
它因素而在IC内部累积了静电，但在静电累 积的过程中IC并未被损伤。此带有静电的IC 在处理过程中，当其pin去碰触到接地面时， IC内部的静电便会经由pin自IC内部流出来，
而造成了放电的现象。
集成电路版图设计
西南科技大学
4. 电场感应模式
电场感应模式(FIM)的静电放电发生是因电场感应
输入PIN的ESD保护电路 目标：保证连接到核心电路的I点电压低于栅氧击穿 电压D1，D2的面积要大，以吸收大部分的电流，构成 第一级保护Rs的典型值从几百~几千欧姆，一般为多晶导线电 阻或扩散区电阻，宽度要大一些，以免被大电流烧坏。D3， D4与Rs一起构成第二级保护，面积可以小一些。
VDD D1 D2 RS D3 D4
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图 电阻-二极管保护电路 版图示例
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 MOS晶体管保护电路 版图示例
集成电路版图设计
西南科技大学
四、电迁移效应
所谓电迁移效应是指当传输电流过大时，电子 碰撞金属原子，导致原子移位而使金属断线。 在接触孔周围，电流比较集中，电迁移效应更加 容易发生。
地上走动磨擦或其它因素在人体上已累积了静电，
的脚(pin)而进入IC内，再经由IC放电到地去。