11知识单元-组合逻辑电路
第三章 组合逻辑电路
S11101B
在下图所示的组合电路框图中，若m A A A ,,,21 为输入逻辑变量，n Y Y Y ,,,21 为输出逻辑函数，其输入和输出
间的函数关系可表示为：
=1Y ，由此可见，组合电
路的输出只决定于 而与 无关。
解：
),,,(21m A A A F 、该时刻输入变量、信号作用前电路状态 S11101G
中规模集成BCD 8421码七段显示译码器主要包括三个部分，即 、 和 。
解：
30~A A 输入端、g a Y Y ~输出端、C B Y I 灯控制端
S11101I
组合逻辑电路的设计步骤为： （1） ；（2） ；（3）简化和变换逻辑表达式，从而画出逻辑图。
解：
⑴由电路的功能要求，列出真值表；（2）由真值表写出逻辑表达式； S11101N
4线－10线译码器有 个输入端， 个输出端， 个不用的状态。 解： 4、10、6 S11102B
分析组合逻辑电路的步骤为：
（1） ； （2） ； （3） ；
（4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。 解：
由逻辑图写出个输出端逻辑表达式、化简和变换各逻辑表达式、列出真值表 S11102I
如图所示逻辑图，逻辑表达式1F = ；
F = 。
解：
01101==??=A F ；B B F F =+=1
S11102N
三个JK 触发器组成的计数器，最多有效状态是 个，它是 进制计数器；若要构成五进制计数器，最少需 个触发器，它的无效状态有 个。
解：
8、八、三、3 S11103B
数字比较器是用于对两数 ，以判断其 的逻辑电路。 解：
进行比较、大小
S11201B
以下各电路中属于组合逻辑电路有( )。 A. 编码器 B. 译码器 C. 寄存器 D. 计数器 解： A B S11201G
下图右侧电路为一种二极管——三极管的逻辑门，它的逻辑符号为( )。
解：C S11201I
如图所示逻辑电路其逻辑表达式为( )。 A. B A Y +=
B. ))((B A B A Y +?=
C. ()B A Y ?=
D. ()()B A B A Y +??= 解：D S11201N
13874LS 是3线—8线译码器，译码为输入低电平有效，若输入为100012=A A A 时，输出
01234567Y Y Y Y Y Y Y Y 为( )。
A. 00010000
B. 11101111
C. 11110111
D. 00000100 解：B S11202B
组合逻辑电路任何时刻的输出信号与该时刻的输入信号( )，与电路原来所处的状态( )。
A. 无关，无关
B. 无关，有关
C. 有关，无关
D. 有关，有关 解：C S11202G
逻辑函数∑
∑
+=m
d
D C B A L )15,14,13,12,11,10()9,6,5,2,1(),,,(，化简结果为( )。
A. D C A D C B D C A ++
B. D C A D C B CD A ++
C. D C D C +
D. CD D C + 解：C S11202I
半加器的逻辑关系是( )。 A. 与非 B. 或非 C. 与或非 D. 异或 解：D S11202N
在四变量卡诺图中，逻辑上不相邻的一组最小项为( )。 A. 31,m m B. 64,m m
C. 135,m m
D. 100,m m
解：D S11203G
已知CD ABC F +=选出下列可以肯定使0=F 的情况是( )。 A. 1,0==BC A B. 1,1==C B
C. 0,1==D C
D. 1,1==D BC
E. 0,1==CD AB 解：D S11203I
在函数K =AB +CD 的真值表中，1=F 的状态有( )。 A. 2个 B. 4个 C. 6个 D. 7个 E. 16个
解：D S11203N
图示为一简单的编码器，其中E 、F 、G 是一般信号，A 、B 是输出量，为二进制代码变量。今令 AB = 10 ，则输入的信号为1的是( )。
A. E
B. F
C. G 解：B S11301B
编码器，译码器，数据选择器都属于组合逻辑电路。( ) 解：√ S11301G
组合逻辑电路正常工作，n 个输入端只有一个输入信号。( ) 解：×。 S11301I
数据选择器能从多个输入信号中选择2个信号送到输出端。( ) 解：× S11301N
全加器的输出不仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。( )
解：× S11302B
用二进制代码表示某一信息称为编码。反之把二进制代码所表示的信息翻译出来称为译码。( )
解：√ S11302G
在下列电路中，试问哪些电路能实现B A Y ⊕=的逻辑关系？
解：
A.√、
B.×、
C.× S11302I
某一时刻编码器只能对一个输入信号进行编码。( ) 解：√
S11302N
图中均为TTL 电路，试问哪些电路能实现CD AB +的逻辑关系？
解：
（a ）√ 、（b ）×、（c ）× 、（d ）×
S11104B
电路如图所示，其输出F 对A 、B 、C 的最简与或式为：F = 。
解：
C B A ++
S11105B
在如图所示电路中，输出F 对输入A 、B 、C 的最简与或式为： F = 。
最简或与式为：
F = 。 解：
C B A C AB +、))((C B C B A ++
S11106B
如图所示的卡诺图中，函数F 至少用 个或非门实现。设输入原、反变量都提供。
解：3
S11107B
逻辑电路如图所示，则它对应的卡诺图为：（作出函数F 的卡诺图）
解：
卡诺图如右所示。 S11108B
画出用两个异或门实现逻辑函数ABC C B A C B A C B A F +++=。
解：
如右图所示。 S11109B
设A 1、A 0为四选一数据选择器的地址码，X 0~X 3为数据输入，Y 为数据输出，则输出Y 与X i 和
A i 之间的逻辑表达式为Y ＝ 。
解：
301201101001X A A X A A X A A X A A +++ S11110B
在如图所示电路中，输出1F 、2F 、3F 、4F 分别为：
=1F ； =2F ； =3F ； =4F 。
解：
)(D B A +、CD D B +、C +D 、CD
S11103I
四位加法器和异或门构成的电路如图所示。A 4~A 1表示被加数(被减数)、B 4~B 1表示加数(减数)，K 为控制输入端，输出端为S 4、S 3、S 2、S 1、C 4，当K ＝ 时，该电路进行四位二进制加法运算，当K ＝ 时，则进行减法运算。
解： 0、1 S11104I
在如图所示电路中，输出F 的异或表达式为： =F 。 解： B A ⊕ S11105I
已知某组合电路的输入A 、B 、C 、D 及
输出F 的波形如图所示，则F 对A 、B 、C 、D 的最简逻辑表达式为：
=F 。 解：
C B
D C C A ++，
或者：))()((C B D C C A +++
S11106I
设四位信息码a 1、a 2、a 3、a 4是四位二进制码，若电路采用奇校验，则监督码元（校验位）C 的逻辑表达式为C ＝ 。
解：
14321⊕⊕⊕⊕a a a a S11107I
八路数据选择器连接图如图所示，则它所实现的函数是：
=),,(C B A F 。
解：C B C A B A ++，
或者：C B C A B A ++ S11108I
若采用偶校验方式，信息码为1110101的监督码元为 。 解：1 S11109I
设输入变量为A 、B 、C ，判别三个变量中有奇数个1时，函数F ＝1，否则F ＝0，其实现它的
异或表达式为F ＝ 。
解：C B A ⊕⊕ S11110I
函数D C B A D BC A D C B A D C B A F +++=，在只有原变量输入条件下，用与门和异或门实现它，则其函数式为=F 。
解：
))((D C B A ⊕⊕ S11103N
如图所示为四路选择器逻辑电路，AB 为选择信号，当AB ＝00时，F ＝ ，当AB ＝10时，F ＝ 。
解： 1、C
S11104N
设A 、B 、C 、D 、E 为五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F ＝l 时表示灯亮，F ＝0时表示灯灭，则函数F ＝ 可使在五个不同的地方控制同一电灯F 的亮、灭。
解：
E D C B A ⊕⊕⊕⊕， 或者：A ⊙B ⊙C ⊙D ⊙E S11105N
用异或门实现六位码A 、B 、C 、D 、E 、F 的奇偶校验电路，要求当奇数个1时，输出Y ＝1，否则Y ＝0，则其逻辑表达式为Y ＝ 。
解：
F E D C B A ⊕⊕⊕⊕⊕ S11106N
画出用4只三输入的或非门实现函数∑
=m
C B A F )4,1(),,(的电路，输入只提供原变量。
解：
电路如右图所示。
S11107N
画出用四路选择器实现函数D C B A F ⊕⊕⊕=的电路。
解：
电路如右图所示。
用两片8421BCD 码—十进制数译码器（Ⅰ、Ⅱ）实现余3码—十进制数译码器如图9—12所示，输入的余3码为E 3、E 2、E 1、E 0，其输出线Y 0~Y 9的连线应为：
片Ⅰ： ；片Ⅱ： 。
解：
3~9连Y 0~Y 6、2~4连Y 7~Y 9 S11109N
八路数据选择器所构成的电路如图所示，A 2、A 1、A 0为地址码，D 0~D 7为数据输入，则该电路所实观的函数是F ＝ 。
解：
m
)5,4,1(
S11110N
如图所示电路是一个用四位加法器构成的代码变换电路，若输入信号F 3、F 2、F 1、F 0为余3BCD 码，则输出端S 3S 2S 1S 0是 代码。
解：BCD 8421 S11102G
一个三变量排队电路，在同一时刻只有一个变量输出，若同时有两个或两个以上变量为1时，则按A 、B 、C 的优先顺序通过，若F A ＝1表示A 通过，F B 、F C 为1表示B 、C 通过，F A 、F B 、F C 为0时表示其不通过，则表示变量A 、B 、C 通过的表达式：
F A ＝ ，F B = ，F C ＝ 。
解：A 、B A 、C B A S11103G
如图所示电路是一个用四位加法器构成的代码变换电路，若输入信号b 3b 2b 1b 0为8421BCD 码，则输出端S 3S 2S 1S 0是 代码。
解：余BCD 3
如图所示译码器，当70~Y Y 分别被译中时，输入的地址码A 7~A 0的范围是十六进制
数 。
解：
COH ~ C7H S11105G
电路如图所示，图中A 、B 为输入端，E 为使能端，0Y 、1Y 、2Y 、3Y 是输出端，该电路的逻辑功能是 。
解：2线—4线译码器
S11218B
一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有( )。 A. 1个 B. 2个 C. 4个 D. 8个 解：C S11219B
在下列逻辑电路中，不是组合逻辑电路的有( )。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 解：D S11220B
八路数据分配器，其地址输入端（选择控制端）有( )。 A. 1个 B. 2个 C. 3个 D. 4个 解：C S11214I
由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F 为( )。
A. B A ⊕
B. B A ⊕
C. AB B A +
D. AB B A ? 解：
A 、C 、D
八路数据选择器如图所示，则它所对应的卡诺图是图中的( )。
解： （a ）、（b ） S11204N
八路数据选择器如图所示，该电路实
现的逻辑函数F 等于( )。
A. B A B A +
B. AB B A +
C. B A ⊕
D. B A + 解： A 、C S11205N
八路数据选择器如图所示，该电路所实现的逻辑函数F 是( )。
A. C B A BC A D BC D C A +++
B.
∑m )14,13,9,8,7,6( C. ∑
m
)14,13,9,8,7,6,1(
D. ))()()((C B D C A D C B C A ++++++
解：
A 、
B 、D S11206N
组合逻辑电路如图所示，它所对应的卡诺图是图中的( )。
解： （a ）、（b ）
S11207N
如图所示的组合逻辑电路，其函数表达式为( )。 A. D C BD AB F ++=
B. ∑=
m
F )15,14,13,12,8,7,5,4,0(
C. ∑
=m
F )11,10,9,6,3,2,1(
D. ))()((D C A C B D B F ++++= 解：
A 、
B 、
C 、
D S11204G
某函数的正逻辑表达式F 正(A ，B ，C )＝∑
m
)7,4,2,1(，则其负逻辑表达式F 负(A ，B ，C )为( )。 A. C B A ⊕⊕
B. ))()()((C B A C B A C B A C B A ++++++++
C. A ⊙B ⊙C
D. ABC C B A C B A C B A +++ 解：
A 、
B 、
C 、
D S11205G
在如图所示电路中，使函数F = 0的变量取值为( )。 A. A ＝B =1 B. B ＝C ＝1 C. B ＝1，D ＝0 D. A ＝B = C ＝0，D ＝1 解：
A 、
B 、
C 、
D S11210I
逻辑状态表如下所示，指出能实现该功能的逻辑部件是( )。 A. 二进制译码器 B. 十进制编码器 C. 二进制编码器
解： C
S11211B
二位二进制译码器的状态表如下所示，写出的“与”逻辑式应是( )。 A. B A Y =0，B A Y =1，B A Y =2，AB Y =3 B. AB Y =0，B A Y =1，B A Y =2，B A Y =3
C. B A Y +=，B A Y +=，B A Y +=，B A Y +=3
解：A
S11212B
半加器的逻辑状态表为( )。
B. C.
解：B S11213B
半加器逻辑符号如图所示，当A =“0”，B =“0”时，C 和S 分别为( )。
A. 0=C 、1=S
B. 1=C 、0=S
C. 0=C 、0=S 解：C
S11214B
二进制编码表如下所示，指出它的逻辑式为( )。
A. 32Y Y B +=、31Y Y A +=
B. 10Y Y B +=、32Y Y A +=
C. 32Y Y B +=、20Y Y A +=
解：A S11211I
二位二进制译码器的逻辑式为：Y 0=、Y 1=A 、Y 2=B 、Y 3=BA ，由逻辑式画出的逻辑电路为(
)。
解：C S11215B
若把某一全加器的进位输出接至另一全加器的进位输入，则可构成( )。 A. 二位并行进位的全加器 B. 二位串行进位的全加器 C. 一位串行进位的全加器
解：B S11216B
逻辑电路如图所示，F =“0”的条件是( )。 A. ABC ＝110 ABC ＝111
B. ABC ＝001 解：A S11217B
二—十进制显示译码器用于将二进制代码译成(
)。
A. 二—十进制数字
B. 十进制数字
C. 二进制数字 解：B S11218B
半加器的逻辑图如下，指出它的逻辑式为( )。
A. B A S ⊕=、AB C =
B. B A B A S +=、B A C =
C. B A S ⊕=、AB C = 解：A S11219B
全加器逻辑符号如图所示，当A i =“1”，B i =“1”，C i-1=“1”时，C i-1和S i 分别为( )。
A. C i = 1 、S i = 0
B. C i = 0 、S i = 1
C. C i = 1 、S i = 1 解：C S11220B
图示逻辑电路的逻辑式为( )。 A. =F A B C ++
B. =F A B C ++
C. C B A F = 解： C
S11212I
二位二进制编码器的逻辑式为B =Y Y 23?，A =Y Y 13?，由逻辑式画出的逻辑图为( )。
解：（c ） S11213I
逻辑电路如图所示，其逻辑功能相当于一个( )。 A. “与”非门 B. “异或”门 C. “与或非”门 解：C S11214I
已知二位二进制译码器的状态表，用“与”门实现译码的电路为( )。
解：B
S11215I
逻辑状态表如下所示，指出能实现该功能的逻辑部件是( )。
A. 十进制译码器
B. 二进制译码器
C. 二进制编码器
解：B
S11216I
逻辑状态表如下所示，指出能实现该功能的逻辑部件是( )。
A. 二进制译码器
B. 十进制编码器
C. 二进制编码器
解：C
S11217I
图示为采用共阴极数码管的译码显示电路，若显示
码数是2，译码器输出端应为( )。
A. a=b=d=e=“1”、g=c=f=“0”
B. a=b=d=e=g=“0”、c=f=“1”
C. a=b=c=d=e=g=“1”、c=f=“0”
D. a=b=d=e=g=“1”、c=f=“0”
解：D
S11210B
编码器的逻辑功能是( )。
A. 把某种二进制代码转换成某种输出状态
B. 将某种状态转换成相应的二进制代码
C. 把二进制数转换成十进制数
解：B
( )。
A. 二进制译码器 C. 二进制编码器 解：B S11209I
逻辑电路如图所示，半加器为( )。
解：A S11208I
采用共阳极数码管的译码显示电路如图所示，若显示数码是0，译码器输出端应为( )。
A. a =b =c =d =e =f =g =“0”
B. a =b =c =d =e =f =“0”、g =“1”
C. a =b =c =d =e =f =“1”、g =“0” 解：B S11208B
（b ） （c ）
解：（a ） S11207B
全加器逻辑符号如图所示，当A i =“1”，B i =“1”，C i-1=“0”时，C i 和S i 分别为( )。
A. C i = 0、S i =0
B. C i =1、S i =1
C. C i =1、S i =0 解：C S11206B
半加器逻辑符号如图所示，当A =“1”，B =“1”时，C 和S 分别为( )。
A.
C = 0、S = 0 B. C = 0、S
= 1
C.
C = 1、S = 0 解：C
在如图所示的电路中，当ABC = 000时，输出Y = 0。( )
解：×
S11304B
在如图所示的电路中，当ABC = 111时，输出Y = 0。( )
解：√
S11305B
在如图所示的电路中，当ABC = 011时，输出Y = 0。( )
解：×
S11303I
在如图所示的电路中，当S0S1S2S3 = 0000时，输出Y = 1。( )
解：√
S11304I
在如图所示的电路中，当S0S1S2S3 = 1111时，输出Y = 1。( )
解：×
S11305I
在如图所示的电路中，当S0S1S2S3 = 1010时，输出Y = A。( )
解：√
S11303N
在如图所示的电路中，当S0S1S2S3 = 1000时，输出Y = AB。( )
解：×
S11304N
S1S2S3 = 1110时，输出Y =
在如图所示的电路中，当S
AB。（）
解：√
S11305N
在如图所示的电路中，当S0S1S2S3= 0011时，输出Y
=B。( )
解：×
S11303G
在如图所示的电路中，当S 0S 1S 2S 3 = 0100时，输出Y =B A +。( )
解：√ S11304G
在如图所示的电路中，当S 0S 1S 2S 3 = 0111时，输出Y
=B A +。( )
解：× S11305G
在如图所示的电路中，当S 0S 1S 2S 3 = 0110时，输出Y =B A AB +。( )
解：√ S11401B 已知逻辑函数A C C B B A F ++=，试用真值表，卡诺图及逻辑图表示。
解：真值表如表（a），卡诺图如图（b），逻辑图如图（c）、（d）。图（c）是用与或门，图（d）用与非门组成。
S11401G
由与或门组成的组合逻辑电路，用示波器测得输入和输出波形如下图所示，试列出该电路的真值表、逻辑表达式和逻辑图。
解：
该电路的真值表、逻辑表达式和逻辑图分别如右图（a）、（b）、（c）所示。
S11401I
图（a）是某个同学设计的组合电路，所要实现的逻辑功能见图（b），图中LED是显示用的发光二极管（要求输出为高电平时亮，低电平时灭）。检查电路有无错误，若有请在有错误的地方打上“×”号并改正（仍用异或门和反相器）。
解：
S11401N
用三个拉线开关（双刀双掷开关）设计一个室内照明线路：房门入口处有一个开关A ，床边有开关B 和C ，三个开关都可将电灯点亮、关闭。
解：
设各开关原处于0态（常闭触头闭合，常开触头打开。）第一次拉开关后处于1态，（常开触头闭合，常闭触头打开。）第二次拉开关后回到0态。第三次再拉开关又处于1态。灯L 点亮为1，反之为0。
根据题意可以列出下列表（a ）、（b ）、（c ），表示其互间的逻辑关系：初始状态及第一、二次拉开关的逻辑关系表示在表（a ）：若第二次拉的开关是C ，第三次再次拉开关的逻辑关系表示在表（b ）；若第三拉的开关是B ，第三次拉开关的逻辑关系表示在表（c ）。
分析（a ）、（b ）、（c ）三表，在逻辑关系上无矛盾。灯L 点亮的条件可用下列函数式来表示：
)()()(C B C B A BC C B A BC C B A C B A C B A ABC C B A L +++++=++++=因此可
画出图所示的电路图。图中A 、B 、C 表示开关的常闭触头，A 、B 、C 表示开关的常开触头。
S11402B
一个三位二进制数码由高位至底位分别送至电路的三个输入端，要求三位数码中有奇数个1时，电路输出为1，否则为0。
解：
（1）根据给定的逻辑要求，列出真值表如表（a ）。 （2）由表（a ）画卡诺图，如图（b ），得：
ABC C B A C B A C B A F +++=
)()(AC C A B C A C A B +++= 式中：
AC AC AC C A ?=+
C A C A C A C A +=++=))((
∴ )()(C A C A B C A C A B F +++=
C A B ⊕⊕=
这就是实现（a ）的逻辑表达式。
（3）画逻辑图：由逻辑表达式可画逻辑图如图（c ）所示。它由两个异或门构成。
S11402G
试用四选一数据选择器产生逻辑函数，使用的中规模集成
电路四选一组件的符号如图所示。
（1）B A Y ⊕= （2）A Y =⊙B
（3）∑=m
Y )7,5,3,0( （4）∑
=m
Y )15,11,9,7,2,1(
解：
S11402I
设有一个组合逻辑部件，不知其内部结构，但测得其输入和输出信号的波形如图所示。试写出其逻辑表达式，并用与非门实现它的功能。
解：
根据其输入和输出信号波形，可列出其真值表（a ），画出卡诺图（b ）。由卡诺图得
C
B A
C B A C B A C B A C B A C B A Z Z C
B A
C B A C B A Z ??=++==++=
进而画出逻辑图，如图（c ）所示。
S11402N
如图所示电路，假设起始状态Q 1= 0，按图中给定CP 、J 1波形画出Q 1波形（忽略t pd )。
第六章 组合逻辑电路要点
第六章组合逻辑电路 一、概述 1、组合逻辑电路的概念 数字电路根据逻辑功能特点的不同分为: 组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。 时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。 2、组合逻辑电路的特点 逻辑功能特点：没有存储和记忆作用。 组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。 3、组合逻辑电路的描述 4、组合逻辑电路的分类 按逻辑功能分为：编码器、译码器、加法器、数据选择器等； 按照电路中不同基本元器件分为：COMS、TTL等类型； 按照集成度不同分为：SSI、MSI、LSI、VLSI等。 二、组合逻辑电路的分析与设计方法 1、分析方法 根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为： a、根据给定逻辑图写出输出逻辑式，并进行必要的化简； b、列出函数的真值表； c、分析逻辑功能。 2、设计方法 设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。 基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。
三、若干常用的组合逻辑电路 （一）、编码器 把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。 1、普通编码器 （1）、二进制编码器 将输入信号编成二进制代码的电路。下面以3位二进制编码器为例分析普通编码器的工作原理。 3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。它有以下几个特征： a 、将70~I I 8个输入信号编成二进制代码。 b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 c 、设输入信号高电平有效。 由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知： 765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++= 753175310I I I I I I I I Y =+++= 进而得到其逻辑电路图如下：
组合逻辑电路基础知识、分析方法
组合逻辑电路基础知识、分析方法 电工电子教研组徐超明 一.教学目标：掌握组合逻辑电路的特点及基本分析方法 二.教学重点：组合逻辑电路分析法 三.教学难点：组合逻辑电路的特点、错误！链接无效。 四.教学方法：新课复习相结合，温故知新，循序渐进； 重点突出，方法多样，反复训练。 组合逻辑电路的基础知识 一、组合逻辑电路的概念 [展示逻辑电路图]分析得出组合逻辑电路的概念：若干个门电路组合起来实现不同逻辑功能的电路。 复习: 名称符号表达式 基本门电路与门Y = AB 或门Y = A+B 非门Y =A 复合门电路 与非门Y = AB 或非门Y = B A+ 与或非门Y = CD AB+ 异或门 Y = A⊕B =B A B A+ 同或门 Y = A⊙B =B A AB+ [展示逻辑电路图]分析得出组合逻辑电路的特点和能解决的两类问题： 二、组合逻辑电路的特点 任一时刻的稳定输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来所处的状态无关。不具有记忆功能。
三、组合逻辑电路的两类问题： 1.给定的逻辑电路图,分析确定电路能完成的逻辑功能。 →分析电路 2.给定实际的逻辑问题，求出实现其逻辑功能的逻辑电路。→设计电路 14．1．1 组合逻辑电路的分析方法 一、 分析的目的：根据给定的逻辑电路图，经过分析确定电路能完成的逻辑功能。 二、 分析的一般步骤： 1. 根据给定的组合逻辑电路，逐级写出逻辑函数表达式； 2. 化简得到最简表达式； 3. 列出电路的真值表； 4. 确定电路能完成的逻辑功能。 口诀: 逐级写出表达式， 化简得到与或式。 真值表真直观， 分析功能作用大。 三、 组合逻辑电路分析举例 例1：分析下列逻辑电路。 解: (1)逐级写出表达式: Y 1=B A , Y 2=BC , Y 3=21Y Y A =BC B A A ??,Y 4=BC , F=43Y Y =BC BC B A A ??? (2)化简得到最简与或式: F=BC BC B A A ???=BC BC B A A +??=BC C B B A A +++))(( =BC C B A B A BC C B B A +??+?=++?)(=BC B A BC C B A +?=++?)1( (3)列真值表: A B C F 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 (4)叙述逻辑功能: 当 A = B = 0 时，F = 1 当 B = C = 1 时，F = 1 组合逻辑电路 表达式 化简 真值表 简述逻辑功能
第三章组合逻辑电路
第三章 组合逻辑电路 一、选择题 1．下列表达式中不存在竞争冒险的有 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的 逻辑表达式为Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D
组合逻辑电路实验设计
H a r b i n I n s t i t u t e o f T e c h n o l o g y 组合逻辑电路实验设计 血型匹配情况判断电路 一、实验题目： 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定，要求用八选一数据选择器（74LS151）及与非门（74LS00）实现。（提示：用两个逻辑变量的4种取值表示输血者的血型，例如00代表A、01代表 B、10代表AB、11代表O。） 图1 二、电路设计： 方案一： 解： 1、题目分析
根据题意，确定有4个输入变量，设为X、Y、M、N；输出变量为P。 其中，用两个逻辑变量X、Y的四中取值表示输血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 用另外两个逻辑变量M、N的四种取值表示受血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 逻辑输出变量P代表输血者与受血者的血型符合情况：1代表血型符合，0代表血型不符合。 题目中要求用八选一数据选择器（74LS151）及与非门（74LS00）实现电路设计。 2、列写输入与输出变量真值表： 真值表如下图所示 3、逻辑表达式： 根据真值表画出卡诺图：
卡诺图如右图所示： 用八选一数据选择器（74LS151），所以输出逻辑表达式写成最小项和的形式：设X 、Y 、M 为选择变量，X 为高位。 逻辑函数P 的与或标注型表达式： P (X ,Y ,M ,N ) X Y M N X Y M N X Y M N X Y M N X Y M N =+++++ 4、比较表达式： 与标准表达式比较得：267P Nm N m(0,1,3,5)m m =+∑++ 所以，数据选择器中EN=0，0135D D D D N ==== D 2=N ，D 4=0, D 6=D 7=1， 5、逻辑电路图：
门电路与组合逻辑电路
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
习题1-门电路和组合逻辑电路
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B. C. D. 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 S10214B 逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A Y
S10211I 图示逻辑电路的逻辑式为( )。 A. B. C. 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. A +B B. C. AB + 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B
门电路及组合逻辑电路复习答案
第九章 门电路及组合逻辑电路 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是 、 、 。（与、或、非） 5、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 6、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有 性，可作为开关元件。（单向导电） 8、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是 、 和 。（与门、或门、非门） 11、与门电路和或门电路具有 个输入端和 个输出端。（多、一） 12、非门电路是 端输入、 端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类： 和 。（组合逻辑电路、时序逻辑电路） 14、组合逻辑电路主要是由 、 和 三种基本逻辑门电路构成的。（与门、或门、非门） 15、（1）2(10011011)(= 8)(= 16) 答：233、9B （2）16()(AE = 2)(= 8) 答：10101110、256 （3）()125(10= 2) （4）()375.13(10= 2) 答：（1）1111101（2）1101.011 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。 （√） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）
实验一组合逻辑电路设计
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
数电实验报告 实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
门电路和组合逻辑电路
第十六章 门电路和组合逻辑电路 一 选择题 1、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的 状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于 电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入 信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号 输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（ ）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器
9、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（ ） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（ ） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、 以下表达式中符合逻辑运算法则的是（ ） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、 当逻辑函数有n 个变量时，共有（ ）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（ ） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（ ） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二 填空题 1.电子电路按功能可分为 电路和 电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为 和 。 3.数字电路的分析方法主要用 、功能表、 、波形图。 4.数字信号是一系列时间和数值都 的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑 和逻辑 。 6.逻辑函数F=)(B A A ⊕⊕ =
第11章 组合逻辑电路
- 59 - 第11章 组合逻辑电路 从本章开始介绍数字集成电路。数字电路或逻辑电路，可以分为组合逻辑电路和时序逻辑电路两类。本章介绍组合逻辑电路，下章介绍时序逻辑电路。门电路是数字电路的基本部件，集成门电路是数字集成电路的一部分，本章首先介绍常用的集成门电路。 组合逻辑电路种类很多，由于应用广泛，中规模集成电路和大规模集成电路都有产品供应，在此将介绍几种常见的组合逻辑电路。 11.1 集成基本门电路 门电路又称逻辑门，是实现各种逻辑关系的基本电路，是组成数字电路的基本部件，由于他既能完成一定的逻辑运算功能，又能像“门”一样控制信号的通断，门打开时，信号可以通过；门闭合时，信号不能通过，因此称为门电路或门逻辑。集成门电路是数字集成电路的一部分，它的产品种类很多，内部电路各异，对一般读者来说，只需将其视为具有某一逻辑功能的器件，对于内部电路可不必深究。 按逻辑功能的不同，门电路可分为很多种，其中实现或、与、非三种逻辑关系的或门电路、与门电路和非门电路是最基本的门电路。 （一）或门电路 1．定义：在决定某一事件的各种条件中，只要有一个或一个以上的条件具备，事件就会发生，符合这一规律的逻辑关系称为或逻辑。 2．电路图及符号 如11-1a 所示电路。只要开关A 和B 中有一个或一个以上闭合，灯F 就会亮。这里开关的闭合和灯亮之间的关系为或逻辑关系。 实现或逻辑关系的电路称为或门。反映在逻辑电路中则是输入和输出电位的高与低两种状态，因此，习惯上把电位的高与低称为高电平和低电平。为便于逻辑运算，分别用0与1来表示。若规定高电平为1，低电平为1，这种逻辑关系称为正逻辑，反之称为负逻辑，本书一律采用正逻辑。或门的逻辑符号如图11-1a 电路所示。F 是输出端，A 和B 是输入端。输入端的数量可以不止两个，输入和输出都只有高电平1和低电平0两种状态。或门反映的逻辑关系是：只要输入中有一个或一个以上为高电平，输出便为高电平。 3．逻辑表达式 F=A+B 4．运算规律 ?? ? ?? =+=+=+A A A A A A 110 图11-1 或逻辑和或门 b) 或门 a) 或逻辑
组合逻辑电路实验报告
组合逻辑电路实验报告
图6-1：O型静态险象 如图6-1所示电路 其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。 进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。 实验设备与器件 1．+5V直流电源 2．双踪示波器 3．连续脉冲源 4．逻辑电平开关 5．0-1指示器
（3）根据真值表画出逻辑函数Si、Ci的卡诺图 （4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式
全加和Di =（Ai⊕Bi）⊕Di-1 进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。（1）画出用上述门电路实现的全加器逻辑电路。 （2）按所画的原理图，选择器件，并在实验箱上接线。（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。 5．观察冒险现象 按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。并用添加校正项方法消除险象。
(完整版)第九章门电路及组合逻辑电路复习答案
第九章门电路及组合逻辑电路 一、填空题 1、 模拟信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、连续） 2、 数字信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、不连续） 3、 数字电路主要研究 ______ 与 ______ 信号之间的对应 ________ 关系。（输出、输入、逻辑） 4、 最基本的三种逻辑运算是 _______ 、 ________ 、 _________ 。（与、或、非） 5、 逻辑等式三个规则分别是 _______ 、 ________ 、 _________ 。（代入、对偶、反演） 6 逻辑函数常用的表示方法有 _________ 、 ________ 和 __________ o （真值表、表达式、卡诺图、逻 辑图、波形图五种方法任选三种即可） 7、 半导体二极管具有 ______ 性，可作为开关元件。（单向导电） 8、 半导体二极管 __________ 时，相当于短路； ______ 时，相当于开路。（导通、截止） 9、 半导体三极管作为开关元件时工作在 __________ 状态和 ___________ 状态。（饱和、截止） 10、 在逻辑门电路中，最基本的逻辑门是 _____ 、 ______ 和 ______ o （与门、或门、非门） 11、 与门电路和或门电路具有 _____ 个输入端和 _____ 个输出端。（多、一） 12、 非门电路是 ___ 端输入、 _______ 端输出的电路。（单、单） 13、 根据逻辑功能的不同特点，逻辑电路可分为两大类： _________ 和 ________ 。（组合逻辑电路、 、判断题 1、十进制数74转换为8421BC ［码应当是（01110100） 8421 BCD 。 （V ） 2、 十进制转换为二进制的时候，整数部分和小数部分都要采用除 2取余法。（X ） 3、 若两个函数相等，贝尼们的真值表一定相同；反之，若两个函数的真值表完全相同，贝U 这两个 函数未必相等。（X ） 4、 证明两个函数是否相等，只要比较它们的真值表是否相同即可。 （V ） 时序逻辑电路） 14、组合逻辑电路主要是由 ____ 、 ____ 和 15、 (1) (10011011)2 ( )8 ( (2) (AE )16 ( ) 2 ( )8 (3) (125)10 ( ) 2 (4) (13.375)10 ( ）2 答：（1） _三种基本逻辑门电路构成的。（与门、或门、非门） ）16 答：233、9B 答：10101110 256 1111101 （2） 1101.011
实验一组合逻辑电路设计
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
第20章习题2-门电路和组合逻辑电路
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b)
异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B
数字电路组合逻辑电路设计实验报告
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
数电练习_组合逻辑电路知识分享
数电练习2013_组合 逻辑电路
一、填空题 1.分析组合逻辑电路的步骤为：（1）；（2）； （3）； （4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。 2.在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。因此，在电路结构上一般由组合而成。 3.十六进制数（F6.A）的等值八进制数是（），等值二进制数是 （），十进制数（56）的8421BCD编码是（），等值二进制数是（）。 4. 实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为________；将低位来的进位位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为________。 5.在下图所示的 卡诺图中，函数 F至少用个 与非门实现。设 输入原、反变量都提供。
6. 已知某组合电路的输入A、B、C、D及输出F的波形如图所示，则F对A、 B、C、D的最简与或表达式为F＝。 参考答案： 1. （1）由逻辑图写出个输出端逻辑表达式；（2）化简和变换各逻辑表达式；（3）列出真值表 2. 组合逻辑电路门电路 3. 366.5 / 11110110.1010 / 01010110 / 111000 4. 半加器全加器 5. 3个 6.C B + C A+ D C 二、选择题 1.图（a）-（c）的三幅波形图中，正确表达了脉冲信号的宽度是（） 2. 下列逻辑代数运算错误的是（）
A. A 00=? B. A +1=A C. A A =?1 D. A +0=A 3.下列函数中等于A 的是（ ） A. A +1 B. A A + C. AB A + D. A （A +B ） 4. 由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯L 暗为“0”，则该电路为（ ） A. “与”门 B. “或”门 C. “非”门 D. 以上各项都不是 5.若把某一全加器的进位输出接至另一全加器的进位输入，则可构成（ ） A. 二位并行进位的全加器 B. 二位串行进位的全加器 C. 一位串行进位的全加器 D. 以上各项都不是 6. 逻辑电路的真值表如下所示，由此可写出其逻辑函数表达式为（ ）。 A. C AB C B A C B A F ++= B. C B B A F += C. C B C B A F += D. AC B F += A B C F A B C F 0 1 1 1
组合逻辑电路的设计实验报告
中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站：青岛直属学习中心 姓名：杜广志学号： 年级专业层次：网络16秋专升本学期： 实验时间：2016-11-05实验名称：组合逻辑电路的设计 小组合作：是○否●小组成员：杜广志 1、实验目的： 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料： 仪器：实验箱 元件：74LS00 74LS10 3、实验原理： 1．概述 组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法 分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤： （1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 （2）化简。 （3）列出真值表。 （4）文字说明 上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法 设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 设计的步骤； （1）通过对给定问题的分析，获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化
第11章 逻辑代数基础与组合逻辑电路[23页]
第11章逻辑代数基础与组合逻辑电路 【重点】 常用数制与码制、不同数制之间的转换。常用逻辑门的符号、表达式及逻辑关系；【难点】 数制之间的转换。逻辑关系。 11.1 数制与编码 11.1.1 数字信号 数字信号只有两个离散值（代表某种对应的逻辑关系），常用数字0和1来表示。 0和1只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。 数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。正逻辑规定高电平为逻辑1，低电平为逻辑0。负逻辑规定低电平为逻辑1，高电平为逻辑0。 11.1.2 数制 数制是一种计数的方法，它是进位计数制的简称，也称为进制。采用何种计数方法应根据实际需要而定。 1.常用的几种进制 （1）十进制 十进制是以10为基数的计数制。在十进制中，有0、1、2、3、4、5、6、7、8、9十个数码，它的进位规律是逢十进一。 数码与权的乘积，称为加权系数，十进制数的数值为各位加权系数之和。 （2）二进制 二进制是以2为基数的计数制。在二进制中，只有0和1两个数码，它的进位规律是
逢二进一。 （3）八进制和十六进制 八进制是以8为基数的计数制。在八进制中，有0、1、2、3、4、5、6、7八个不同的数码，它的进位规律是逢八进一。 十六进制是以16为基数的计数制。在十六进制中，有0、1、2、3、4、5、6、7、8、9、A （10）、B （11）、 C （12）、D （13）、E （14）、F （15）十六个不同的数码，它的进位规律是逢十六进一。 2.不同数制间的转换 （1）各种数制转换成十进制 二进制、八进制、十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和（称为按权展开求和法），便得到相应进制数对应的十进制数。 (11010.011)2＝1×24＋1×23＋0×22＋1×21＋0×20＋0×2－1＋1×2－2＋1×2－3＝（26.375）10 (4C2)16＝4×162＋12×161＋2×160＝（1218）10 （2）十进制转换为二进制 十进制数转换为二进制数时，由于整数和小数的转换方法不同，因此，需将整数部分和小数部分分别进行转换，再将转换结果合并在一起，就得到该十进制数转换的完整结果。 将十进制数的整数部分转换为二进制数采用“除基数，取余法，逆排列”的方法，即将整数部分逐次除2，依次记下余数，直到商为0。第一个余数为二进制数的最低位，最后一个余数为最高位。 将十进制数的小数部分转换为二进制数采用“乘基数，取整法，顺排列”的方法，即将小数部分逐次乘以2，取乘积的整数部分作为二进制数的各位。乘积的小数部分继续乘 i i K N 8 i 8?= ∑+∞ -∞ =i i K N 16 i 16?= ∑+∞ -∞ =