时序逻辑电路分析举例

合集下载

第6章时序逻辑电路

J 和 K 接为互反，相当于一个D触发器。时钟相连是同步时序电路。
电路功能：有下降沿到来时，所有Q端更新状态。
2、移位寄存器在计算机系统中，经常要对数据进行串并转换，移位寄存器可以方便地实现这种转换。
左移移位寄存器
•具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器也就理解了，因位左右本身就是相对的。实际上，左右移位的区别在于：N触发器的D端是与 Q N+1相连，还是与Q N-1相连。
第六章时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以配合，完成特定的时序功能。所以说，时序电路是由组合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电路入手，然后进行时序逻辑电路的简单设计。
状态化简、分配
用编码表示给各个状态
选择触发器的形式
确定各触发器输入的连接及输出电路
NO 是否最佳？
YES
设计完成
下面举例说明如何实现一个时序逻辑的设计：
书例7-9 一个串行输入序列的检测电路，要求当序
列连续出现 4 个“1”时，输出为 1，作为提示。其他情况输出为 0。
如果不考虑优化、最佳，以我们现有的知识可以很
第二步：状态简化
前面我们根据前三位可能的所有组合，设定了 8 个
状态A ~ H，其实仔细分析一下，根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度，将状态简化为
4 个状态：
a
b
c
d
A 000
B 100
D 110

时序逻辑电路的状态表

概述 4.3.1 米里（Mealy）型状态表和状态图 4.3.2 摩尔（Moore）型状态表和状态图
返回主菜单
4．3 状态表和状态图
同步时序电路又可分为米里（Mealy）型和摩尔（Moore）型两大类。
米里型电路的输出状态不仅与电路的状态有关，同
时还与外输入有关，其输出函数Y可表示为：
返回
4.3.1 米里（Mealy）型状态表和状态图
一、米里型同步时序电路的状态表表4.1所示为米里型同步时序电路的状态表。
表 4.1 米里型同步时序电路的状态表
原态（P）
次态/输出（P(n+1)/Y）输入(X)
P
P(n+1)/Y
返回
表格的上方从左到右列出输入X1，…，Xn的全
部组合，表格左边从上到下列出电路的全部状
双拍接收方式的数码寄存器图417双拍接收方式的数码寄存器逻辑电路返回图418单拍接收方式的数码寄存器逻辑电路返回返回返回主菜单返回主菜单图41时序逻辑电路的结构框图返回返回a同步时序电路的结构框图b异步时序电路的结构框图图42时序逻辑电路返回返回返回主菜单返回返回表41米里型同步时序电路的状态表原态p次态输出pn1y
(a) 同步时序电路的结构框图
(b) 异步时序电路的结构框图
图 4.2 时序逻辑电路
返回
由于时序电路与组合逻辑电路在结构和性能上不同，因此在研究方法上两者也有所区别，组合逻辑电路的分析和设计所用到的工具主要是真值表，而时序电路的分析和设计所用到的工具主要是状态表和状态图。
返回
4．3 状态表和状态图
时序电路一般由组合逻辑、存储器件和反馈回路三部分构成，如图4.1所示。
图 4.1 时序逻辑电路的结构框图

时序逻辑电路的分析和设计

CP FF0 Q0 1J FF1
莫尔型同步时序电路。 2. 写出各触发器的驱动方程。
n J 0 K 0 Q2
1J ＞C ＞C1
1 1K
1J
Q1 &
≥1 1J
FF2
Q2
1J ＞C ＞C1
1 1K
1J ＞C1 ＞C
1 1K Q2
输入信号
1K
1K
Y0 A1 74139Y1 A0 Y2 Y3
n n n n n Q0 1 Q2 Q0 Q2 Q0
n n Q1n1 Q0 Q1n Q0 Q1n
n n n n n n Q2 1 (Q1nQ0 Q2 )Q n Q1nQ0 Q2 Q2 2
n n n n n Q2 1 Q1nQ0 Q n Q1nQ0 Q2 Q2 2
Q
n
=1
1
Y=Q2Q1
n 1 1J 1J
n Q2 1
n 1 Q 1K Q2 1 X1K Q1n Q Q2 1X Q1 Q n 2 3.求出电路状态方程。 & n
1 2
＞C ＞C1
＞C ＞C1
输出信号 n
Qn1 JQ n KQn ＞C
1J
Q2
n 1
n n X Q1 Q2
Q Q
1
1 0
n +1 1
3
第六章
1、组合电路：
概
述
时序逻辑电路是数字逻辑电路的重要组成部分。逻辑电路可分为两大类：
由若干逻辑门组成，电路不具记忆能力。电路的输出仅仅与当时的输入有关。
2、时序电路：
延迟元件或触发器
存储电路，因而具有记忆能力。电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。

时序逻辑电路的分析方法(新)

J1 = Q3Q2 ； J2 = Q1 ；
J3 = Q2Q1 ；
K1 = 1 K2 = Q3 Q1 K3 = Q2
Q1n+1 = J1Q1+K1Q1 =Q3Q2 Q1 =（Q3+Q2 ） Q1
3) 状态方程 Q2n+1 = J2Q2+K2Q2 =Q2Q1+Q3Q2Q1
Q3n+1 = J3Q3+K3Q3 =Q3Q2Q1+Q3Q2
置入
（Q3Q2Q1Q0 / Y）
（检查自启动情况略）
（二）M >N 的情况（用多片N进制计数器组合构成）
例1 试用两片74LS160构成百进制计数器。
1、连接线路
P.264.
图 5.3.39
Y
C Q3 Q2 Q1 Q0 EP
LD 74LS160（2）ET
RD D3 D2 D1 D0 CP
2、连接方式与特点
Q3 Q2 Q1 Q0 CP0 74LS290 CP1
R01R02 S91S92
三、任意进制计数器的构成方法
用 N 进制计数器，构成 M 进制计数器（一） M<N 的情况
1、复位法（即清零法）利用第M+1个状态译码，使 RD=0 ，不等下一个CP到来，电路立即回到0000状态。第M+1个状态为暂态，不等稳定，就已消失。电路输出 M个稳定状态，是M进制计数器。
5-3-2 计数器
计数器
同步
二进制十进制任意进制
异步
二进制十进制任意进制
加法，减法，可逆加法，减法，可逆
加法计数器：随cp的输入，电路递增计数减法计数器：随cp的输入，电路递减计数可逆计数器：随cp的输入，电路可增可减计数

用波形图法分析时序逻辑电路

用波形图法分析时序逻辑电路摘要：时序逻辑电路在现代电子工程中扮演着重要的角色，它由一组基本电子元件构成，可以存储、处理和传输信号。

本文通过波形图法来分析时序逻辑电路的工作原理和时序行为，详细介绍了时序逻辑电路设计中的一些关键问题，如时钟信号的生成、时序运算的实现、状态转移的控制等。

通过实验结果的分析，本文证明了波形图法在分析时序逻辑电路中的有效性和应用价值。

关键词：时序逻辑电路，波形图，时钟信号，状态转移，应用价值。

正文：一、时序逻辑电路的概述时序逻辑电路是指电子系统中的一类电路，其功能是在一定的时序条件下进行信号的存储、处理和传输，实现特定的系统任务。

时序逻辑电路主要由触发器、计数器、状态机等基本电子元件构成。

二、波形图法的原理和应用波形图法是一种图形化的分析方法，它可以直观地表示出时序逻辑电路中信号的变化规律。

波形图法的基本原理是将时序信号波形按时间轴排列，并用线段连接各个波形点，形成一个连续的曲线。

在分析时序逻辑电路时，波形图法可以用来研究电路的工作原理、时序行为和时序参数等。

通过合理的波形图设计和分析，可以有效地发现和排除时序逻辑电路中的故障和问题，提高电路的可靠性和稳定性。

三、时序逻辑电路设计中的重点问题在时序逻辑电路的设计和实现中，存在一些重点问题需要特别关注。

例如，时钟信号的生成和稳定性、时序运算的实现以及状态转移的控制等。

时钟信号的生成：时钟信号是时序逻辑电路中的重要信号之一，它用来同步电路各个部件的工作，保证电路的正确性和可靠性。

时钟信号的生成可以通过基本的RC振荡电路或者晶体振荡器实现。

时序运算的实现：时序逻辑电路中的时序运算是指通过各种基本电子元件实现时序信号的比较、计数、累加、判断等运算，以完成特定的系统任务。

时序运算的实现需要进行电路的精确设计和匹配，以保证电路的正确性。

状态转移的控制：时序逻辑电路在处理信号时需要进行状态转移，状态转移可以通过各种方法实现，例如使用计数器、状态机等。

时序逻辑电路分析(一)

6.2 时序逻辑电路分析
6.2 时序逻辑电路分析
时序逻辑电路的分析步骤:
1) 根据给定逻辑图写出每个触发器的激励函数; 2) 将得到的激励函数代入相应触发器的特征方程，得到每个
触发器的状态转移方程; 3) 根据逻辑图写出电路的输出函数表达式; 4) 由状态转移方程和输出函数表达式列出状态转移表; 5) 根据状态转移表画出状态转移图; 6) 必要时画出工作波形图（时序图）; 7) 总结逻辑功能。
A
Q1n
Q2n
Q n1 1
n
Q1
F
AQ2nQ1n
nn
AQ2 Q1
6.2 时序逻辑电路分析
5）状态转移图
0/0
Q2Q1 A/F
00
1/0
01
0/1
1/1
1/0
0/0
11
1/0
10
0/0
6.2 时序逻辑电路分析
6）工作波形图
CP
A Q2 Q1 F
电路是同步4进制计数器，A=0时，是加法计数器； A=1时，是减法计数器，F是进位/借位输出
6.2 时序逻辑电路分析
例1：分析下图所示的同步时序电路。
A
1ห้องสมุดไป่ตู้
D
Q1
=1
=1
D
Q1
CP
解： 1）激励函数
D2 A Q1n Q2n
n
D1 Q1
&
Q2
Q2
&
&F
6.2 时序逻辑电路分析
2）状态转移方程
Q n 1 2
D2
A Q1n
Q2n
Q n1 1
D1
n
Q1
3）输出函数

数字电路与逻辑设计第5章时序逻辑电路

第5章时序逻辑电路
图5-1时序逻辑电路的组成框图
根据图5-1，可以列出以下3个逻辑方程组：
（5-1）（5-2）（5-3）
其中，式（5-1）称为输出方程，式（5-2）称为驱动方程（或激励方程），式（5-3）称为状态方程。
qn1,qn2,…,qnj表示存储电路每个触发器的初态，qn+11，qn+12,…，qn+1j表示存储电路每个触发器的次态。
表5-2 74LS175的状态转换表
图5-7 74LS175的引脚排列图
5.3.2移位寄存器
在数字电路系统中，由于运算的需要，常常要求输入寄存器的数码能逐位移动，这种具有移位功能的寄存器，称为移位寄存器。
移位寄存器的逻辑功能和电路结构形式较多。
根据移位方向可分为单向移位寄存器和双向移位寄存器两种；根据接收数据的方式可分为串行输入和并行输入两种；根据输出方式可分为串行输出和并行输出。
所谓串行输入，是指将数码从一个输入端逐位输入到寄存器中，而串行输出是指数码在末位输出端逐位出现。
1.单向移位寄存器
单向移位寄存器，是指数码仅能作单一方向移动的寄存器。可分为左移寄存器和右移寄存器。如图5-8所示是由D 触发器组成的4位串行输入、串并行输出的左移寄存器。
图5-8 4位左移寄存器
分析同步时逻辑电路的一般步骤如下。
（1）写出存储电路中每个触发器的驱动方程；（2）将驱动方程分别代入各触发器的特性方程，得出每个触发器的状态方程；（3）根据逻辑电路写出输出方程。
5.2.2时序逻辑电路的一般分析方法
实际上，从驱动方程、状态方程和输出方程这3个方程中，还不能对时序逻辑电路的逻辑功能有一个完全的了解，还需要通过另外一些更直观的方法来分析和描述时序逻辑电路的逻辑功能。这里主要介绍3种比较重要而且常用的方法，分别是状态转移表、状态转移图、时序图。

数字电子技术第5章时序逻辑电路的分析

40
5.8异步计数器
1.异步计数器的概念：异步计数器中的触发器不会同时改变状态，因为它们没有共同的时钟脉冲
41
2. 三位异步二进制计数器
42
波形图
Q0:2分频 Q1:4分频 Q2:8分频
Q0 Q1’ Q2
43
3.四位异步十进制计数器
1 CP 2 3 4 5 6 7 8 9 10
起译码作用
电路分析： Di输入的数据，在cp 上升沿作用下,逐位向左移动，经过4个脉冲，将把输入的第 1个数传送到输出D0。
电压波形
34
5.5.MSI移位寄存器
M=0 M=1
串行输出
74LS95右移移位寄存器
并行输出
(1)电路形式：电路接成串行移位右移，并行输入，并行输出。 (2)工作原理：当方式控制M=1时，允许数据以并行方式输入，在cp2作用下，并行存入J-K FF，并以并行方式输出Data.Q0~Q3。当M=0时，并行输入被禁止，允许串行输入到J-K FF，在cp1作用下逐位右移。
1
1
1
1
4位异步二进制计数器(74LS93)
电路特点： 74LS93是一个MSI.模2×8进制计数器。从电路形式上看，第1 个FF为2进制，第2~4个FF是8进制计数器。采用两个时钟脉冲 CPA，CPB，有2个复位输入端，为方便灵活使用。
46
74LS93应用
用74LS93构成模16计数器。将QA(第一级FF输出)作为CPB 使用，成为模16计数器。
(4)将驱动方程分别代入J-K FF的特性方程：
001 000 (2)时序电路的输出为Q3Q2Q1
(3)各FF的驱动方程： J1=Q3 K1=1 J2=1 K2=1 J3=Q2Q1 K3=1

第5章时序逻辑电路

第5章时序逻辑电路 ①时钟方程：
CP0=CP
n Z Q1n Q0
CP1=Q0
②输出方程：
③各触发器的驱动方程：
n D0 Q0
D1 Q1n
（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：
Q0
Q1
现 0 1 1 0 态 0 1 0 1
n 1
n D0 Q0
（CP由0→1时此式有效）（Q0由0→1时此式有效）
/0
001
/0 010 /0
011 /0
/Y
6）时序图
CP Q1 Q2 Q3 1 2
/1 110 /0 101 /0 100
7、分析电路的功能 t
0 0
t
1 0
1 0
t
t t
随CP的输入，电路循环输出七个稳定状态，所以是七进制计数器。 Y端的输出是此七进制计数器的进位脉冲。
8、检查自启动由状态转换表知，此电路能自启动。
的输入端。
Q0 串行输出 D0 FF0 1D
∧
并
行 Q1
输 Q2
出 Q3 DI 串行输入 Q
FF1 Q D1 1D
∧
FF2 Q D2 1D
∧
FF3 Q D3 1D
∧
C1
C1
C1
C1
R CP CR
R
R
R
2 ．双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。
Vcc Q0 Q1 Q2 Q3 CP
16 15 14 13 12 11
S1 S0
10 9
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL

时序逻辑电路

第6章时序逻辑电路
20
2）列出电路的状态方程
J1 Q3 K1 1 CP CP 1 J 2 K 2 1 CP2 Q1 J 3 Q1Q2 K 3 1 CP3 CP
Q
n 1
J Q KQ
n
n
Q1n 1 Q1 Q3 n 1 Q2 Q2 n 1 Q3 Q1Q2 Q3
第6章时序逻辑电路 46
（3）减法计数器由此得出规律，若用T触发
74LS194
CR DSR D0 D1 D2 D3 DSLGND
5V 1
第6章时序逻辑电路
SB
清零
34
6.3.2 计数器
计数器是数字系统中使用最多的时序电路。
功能：计算输入脉冲CP的个数；
应用：计数、分频、定时、产生脉冲序列及节拍
脉冲，进行数字运算等。
第6章时序逻辑电路
35
计数器分类按计数增减分为
40
第6章时序逻辑电路
3
6.1 概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
第6章时序逻辑电路
4
时序逻辑电路结构上的特点
1、包含组合电路和存储电路两部分
2、存储电路的输出反馈到组合电路的输入端。
第6章时序逻辑电路
6.2.1 同步时序逻辑电路分析方法时序电路的分析：
找出电路的状态和输出状态在输入变量和时钟信号的作用下的变化规律，即已知逻辑图说明其逻辑功能。
步骤： 1、写方程：根据逻辑电路图写出各触发器的
时钟方程、驱动方程、输出方程

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

.
'.
时序逻辑电路分析例题
1、分析下图时序逻辑电路。

解：
1、列出驱动方程：111KJ

1//122
QAAQKJ
2、列出状态方程：
将驱动方程代入JK触发器的特性方程QKJQQ//*得：

/1*
1
QQ

212/1//21//2/1*2
QAQQQAQQAQAQQ
3、列出输出方程：

21//2/1
QQAQAQY
4、列出状态转换表：
（1）当A=1时：

根据：/1*1QQ；21/2/1*2QQQQQ；/2/1QQY得：

（2）当A=0时：
.

'.
根据：/1*1QQ；2/1/21*2QQQQQ；21QQY得：

5、画状态转换图：
6、说明电路实现的逻辑功能：
此电路是一个可逆4进制（二位二进制）计数器，CLK是计数脉冲输入端，
A是加减控制端，Y是进位和借位输出端。当控制输入端A为低电平0时，对输
入的脉冲进行加法计数，计满4个脉冲，Y输出端输出一个高电平进位信号。当
控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y输
出端输出一个高电平借位信号。

2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该
电路的功能。

解：驱动方程



1010K
QXJ

1101KQXJn

状态方程


nnnnnnnnnnnnnnQXQQQXQQXQQQXQQXQQXQ0101011001011011



1J
1K
C1
1J

1K
C1

1 Q 0
Q

CP
X
Z

=1
=1
=1

FF
1

1
1
.

'.
输出方程

01
QQXZ

1、状态转换表，如表所示。状态转换图，略。
2、这是一个3进制加减计数器，当X=0时为加计数器，计满后通过Z
向高位进位；X=1时为减计数器，计满后通过Z向高位借位；能自启
动。

例3、分析下图所示的计数器电路（设初始状态是0），要求
（1）画出状态转换图。
（2）画出时序图。
（3）说明是多少进制计数器。

X nnQQ01 1011nnQQ Z
0 00 01 0
0 01 10 0
0 10 00 1
0 11 00 0
1 00 10 0
1 01 00 0
1 10 01 1
1 11 00 0
.

'.
答：（1）
（2）时序图

4、分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，
画出电路的状态转换图，说明电路实现的的逻辑功能。A为输入变量。

解：
（1）列写方程驱动方程：
触发器的驱动方程为：

/
11
QD
212QQAD

CP
Q0
Q1

〉 1J 1K C1 Q Q FF0 〉
1J
1K
C1
Q

Q
FF1
1

Q0
Q1
.

'.
（2）列写方程驱动方程：
触发器的特性方程为：DQ*
将驱动方程代入特性方程可得状态方程为：
/11*
1
QDQ

212*2
QQADQ
（3）列写输出方程： /2/121/QAQQQAY
（4）列出状态转换表：
当A=1时：

根据：/1*1QQ；21/2/1*2QQQQQ；/2/1QQY得：

当A=0时：
根据：/1*1QQ；2/1/21*2QQQQQ；21QQY得：

（5）画状态转换图：
.

'.
（6）说明电路实现的逻辑功能：（2分）
此电路是一个可逆4进制计数器，CLK是计数脉冲输入端，A是加减控制端，Y
是进位和借位输出端。当控制输入端A为低电平0时，对输入的脉冲进行加法计
数，计满4个脉冲，Y输出端输出一个高电平进位信号。当控制输入端A为高电
平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y输出端输出一个高电平
借位信号。