数电1_g

合集下载

数电讲义--2章

1.0
VOL（max）0.5
输入标准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2

数字电路血型匹配

组合逻辑电路大作业报告学院：自动化学院班级：自动化1702 班姓名：马子茹 173407020203一、题目要求试用与非门或74LS151分别设计一个血型配对指示器，输血时供血者和受血者的血型配对情况为：（1）同一血型之间可以相互输血；（2）AB型受血者可以接受任何血型的输血；（3）O型输血者可以给任何血型的受血者输血。

当受血者的血型和供血者的血型符合要求时绿灯亮，否则红灯亮。

二、逻辑分析人的血型有A、B、AB、O四种。

输血时输血者的血型与受血者的血型必须符合图示中用箭头指示的授受关系。

假设MN代表输血者的血型(00为A型血、01为B型血、10为AB型血、11为O型血)，PQ代表受血者的血型(00为A型血、01为B型血、10为AB型血、11为O型血)。

假设Y为输出，Y=1时表示血型匹配绿灯亮，Y=0时表示血型不匹配红灯亮。

由此可以列出输血、受血血型是否匹配的真值表如下。

根据真值表可以得到逻辑函数表达式为：Y=M'N'P'Q'+M'N'PQ'+ M'NP'Q + M'NPQ'+ MN'PQ'+ MNP'Q'+MNPQ'+MNP'Q+ MNPQ三、用与非门设计血型配对指示器1、设计过程利用卡诺图将逻辑函数表达式进行化简：化简结果为：Y=M'N'Q'+NP'Q+PQ'+MN跟据化简结果进行与非门逻辑电路设计2、仿真过程因为实验情况较多，我们选择了随机抽取的的四种仿真效果作为参考：两种可以输血（亮绿灯），两种不可输血（亮红灯）的情况。

（1）Y=1，亮绿灯，可以输血。

①当输入M=N=P=Q=0时，输出Y=1。

既A血型可以给A血型输血，亮绿灯，演示结果如图：②当输入M=0,N=1,P=1,Q=0时，输出Y=1。

既B血型可以给AB血型输血，亮绿灯，演示结果如图：（2）Y=0，亮红灯，不可以输血。

数电综合课件-数据选择器(MUX)

F = ABC+ABC+ABD+ABD+ACD。解：這是一個四變數函數，對其一次降維後可用74151實現，兩次降維後可用 ½ 74153實現。
CD AB 00 01 11 10
00 1 1
01
11
11 1
1
10 1 1 1
(a) 圖 4.2.28
C AB 0 1 降維D 00 1
01 1
11 D D 10 D 1
D5
D6 D7
A2～A0：地址輸入端； D7～D0 ：數據輸入端； EＮ：使能端； Y：輸出端；
圖 4.2.22 ( b )簡化符號
EN 1 D0 D1 D2 D3
D4 D5 D6 D7
A0
1
1
A1
1
1
A2
1
1
& ≥1
Y 1Y
Vcc D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9
0
(A<B) i
B0
B0
B4
B1
B1
F A<B
B5
B2
B2
B6
B3
B3
B7
圖 4.2.30
A0
A 1 7 48 5
A2
F A>B
A3
(A>B) i
(A=B) i F A=B
Байду номын сангаас
(A<B) i
B0
B1
F A<B
B2
B3
F A>B F A=B F A<B
(2) 並聯方式
A 15---12 B 15---12

数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器精品

数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器第一章基本器件结构图以及功能1.1CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。

CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。

设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。

为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。

传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V 到+5V范围内的任意值时，TN均不导通。

同时,TP的栅压为+5V，TP亦不导通。

可见，当C端接低电压时，开关是断开的。

为使开关接通，可将C端接高电压+5V。

此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。

同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。

由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。

进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。

换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。

由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。

这是CMOS传输出门的优点。

1.2 CMOS反相器1.2.1电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。

（如图2）图2工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。

工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。

工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。

CMOS反相器的电流传输特性曲线如图3，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。

其余情况下，电流都极小。

图31.2.2 CMOS反相器特点静态功耗极低。

数字电子技术B——总览

1.数字量和模拟量·数字量：在时间上和数量上都是离散、不连续的。

(存在⼀个最⼩数量单位Δ)·模拟量：数字量以外的物理量。

·数字电路和模拟电路：⼯作信号、研究对象、分析/设计⽅法以及所⽤的数学⼯具都有显著的不同。

2.什么是电⼦技术？是研究电⼦器件以及电⼦器件应⽤的⼀门学科3.电⼦技术的发展·1948 贝尔实验室制成第⼀⽀晶体管·1958 集成电路(4-12-100-1000)·1969 ⼤规模集成电路(10万)·1975 超⼤规模集成电路(15万)·……4.电⼦电路？处理信息、能量转换·模拟电路：⽤连续的模拟电压/流值来表⽰信息·数字电路：⽤⼀个离散的电压序列来表⽰信息第⼀章信息和编码1.信息⼆进制信息2.编码对信息进⾏描述·唯⼀性·编码的效率以及可靠性、安全性·数制：表⽰数量的规则①每⼀位的构成②从低位向⾼位的进位规则·数制：⼆进制、⼋进制、⼗进制、⼗六进制$$⼆进制转⼗进制：v=\sum_{i=0}{n-1}{2ib_i}$$$$转换公式：D=\sum{K_iN^i}{}$$⼆进制数的补码：·算数运算⼆进制数的0/1可以表⽰数量，进⾏加，减，乘，除等运算⼆进制数的正、负号也是⽤0/1表⽰的。

在定点运算中，最⾼位为符号位（0为正，1为负）补码： -8=1000；-1=1111 （-8与-1相差7即111）11010110=-128+64+16+4+2=-42+5=（0 0101）-5=（1 1011）·最⾼位为符号位（0为正，1为负）·整数的补码和它的原码相同·负数的补码 = 数值逐位求反+1+5=（0000 0101）-5=（1111 1011）·两个补码表⽰的⼆进制数相加时的符号位讨论结论：将两个加数的符号位和来⾃最⾼位数字位的进位相加，结果就是和的符号。

数电实验内容1-6

实验1 实验仪器的使用及集成门电路逻辑功能的测试一、实验目的1．掌握数字逻辑实验箱、示波器的结构、基本功能和使用方法 2．掌握TTL 集成电路的使用规则与逻辑功能的测试方法二、实验仪器及器件1．实验仪器：数字实验台、双踪示波器、万用表2．实验器件：74LS00一片、74LS20一片、74LS86一片、导线若干三、实验内容1．DZX-1型数字电路实验台功能实验（1）利用实验台自带的数字电压/电流表测量实验台的直流电源、16位逻辑电平输出/输入（数据开关）的输出电压。

（2）将8段阴极与阳极数码显示输入开关分别与16位逻辑电平输出连接，手动拨动电平开关，观察数码显示，并将数码显示屏上的数字对应的各输入端的电平值记录下来。

2．VP-5566D 双踪示波器实验（1）测量示波器方波校准信号将示波器的标准方波经探头接至X 端，观察并记录波形的纵向、横向占的方格数，并计算周期、频率、幅度。

（2）显示双踪波形利用实验台上的函数信号发生器产生频率为KHz 的连续脉冲并接至示波器X 端，示波器的标准方波接至Y 端，观察并记录两波形。

3．测试与非门的逻辑功能（1）将74LS20（4输入2与非门）中某个与非门的输入端分别接至四个逻辑开关，输出端Y 接发光二极管，改变输入状态的电平，观察并记录，列出真值表，并写出Y 的表达式。

a b c d e f g ha b c d af be f g hg e c d(a) 外形图(b) 共阴极(c) 共阳极+V CCa b c d e f g hA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 11 Y（2）将引脚1接1KHz 连续脉冲Vi （即接脉冲信号发生器Q12端口），引脚2接逻辑电平输出，引脚4、5接逻辑电平“1”，用示波器双踪显示并记录引脚1和引脚6端的波形Vi 和V o 如下图示（标出电平的幅度值）。

数字电路实验箱介绍

框图说明
9.模数（A/D)转换：8位模数转换电路，所用芯片ADC0809，带模拟电位器产生模拟电压（0~5V)。
10.芯片插座：8个14脚，6个16脚。传统实验中常用芯片已标出了器件型号，包括门电路、加法器、译码器、数选器、触发器、计数器和移位寄存器。还用两个备用芯片插座。
11.FPGA模块：选择Altera公司生产的 CyclonⅡ系列中的EP 2C8T144芯片，包括 FLASH 配置芯片一片（1M）。
a
c d
4 2
cf d
g
b
e 1 ee
c
f 9f
d
g 10 g
dp
h 5 dp
dg1 dg2
3 8
DIG6
U29
CS2
1 11
OC C
D0 2 D1 3 D2 4 D3 5 D4 6 D5 7 D6 8 D7 9
1D 2D 3D 4D 5D 6D 7D 8D
74LS573
LC1 2 LC2 4 LC3 6 LC4 8
GND BL
LCD
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
LCD12864
LCDCS
L1A L1B L1C L1D L1E L1F L1G L1H
DIG7
DP Y_7- SEG_DP
7 a DPY
6b
a
4 2
cf d
g
b
1 ee
c
9f
d
10 g
数电实验箱框图
框图说明
1.发光二极管显示：共有十二个高亮发光二极管，四个红色，四个绿色，四个黄色。有排线接口和插孔。

数电课程设计_五人表决器设计

数电部分五人表决器设计一、设计任务与要求1•设计一个五人表决器，通过红绿两种不同颜色的灯来代表表决是否通过，并用数码管显示出同意的人数。

2•使用74HC138译码器芯片进行控制，按照少数服从多数的原则，多数人同意则通过，少数人同意则被否决。

用绿灯亮表通过，红灯亮表示否决。

3•学会根据已学知识设计具有某一特定功能的电路，学会基本电路的组装与调试。

二、方案设计与论证当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。

评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。

对逻辑电位进行译码，对译码后芯片的输出进行显示。

对于五人表决器，首先设五人分别为ABC D E，设丫为表决的结果。

其中有三人或三人以上同意（同意用“ 1”表示，不同意用“ 0”表示）则绿灯亮（绿灯用“ 1”表示），红灯亮（红灯用“ 0”表示）。

五人表决器真值表如果绿灯亮了，则表示表决通过，若红灯亮了，表示不通过。

三、单元电路设计与参数计算芯片74HC138是典型的集成译码器。

它是3线-8线译码器，该译码器有3位二进制输入A B C,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效此外，还设置了3个使能端G1G2A G2B为电路的扩展提供了方便。

74HC138集成译码器功能表输入输出G G>A 非G B非C B AY0非Y i非Y2非Y3非Y4非丫 5非Y,非丫7非* H * * * * H H H H H H H H * * H * * * H H H H H H H H L * * * * * H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L15141312^97 0 12 3 4 5 6 7 YYYYYYYY 7 ABC G7—74HC138外围引脚分布图芯片74HC139是双2线-4线译码器，它的输出也是低电平有效，符号匡内部的输入、输出变量表示其内部的逻辑关系。

习题答案(数电)

西安工程大学
数字电子技术基础
Q 23. 已知 D 触发器各输入端的波形如图所示，试画出 Q 、触发器各输入端的波形如图所示，端的波形。端的波形。
答案：答案：
西示为边沿触发器构成的电路图，设触发器的初状态如图所示为边沿D触发器构成的电路图触发器构成的电路图， Q1Q0=00，确定 0 及Q1在时钟脉冲作用下的波形。在时钟脉冲作用下的波形。，确定Q 答案：答案：因为 D0 = Q1
17. 试用试用74161构成九进制计数器。（可采用异步清零法或构成九进制计数器。（构成九进制计数器。（可采用异步清零法或同步预置数法）同步预置数法）异步清零法同步预置数法
答案：答案：
西安工程大学
数字电子技术基础 17.由或非门组成的触发器和输入端信号如图所示，设触发器由或非门组成的触发器和输入端信号如图所示，由或非门组成的触发器和输入端信号如图所示的初始状态为1，画出输出端Q的波形的波形。的初始状态为，画出输出端的波形。答案：答案：
西安工程大学
数字电子技术基础列状态转换表画状态转换图和时序波形图
由状态图可以看出，由状态图可以看出，当输入X 当输入＝0时，状态变化为： 00→01→10→11→00→… 时状态变化为：当X＝1时，状态变化为： 00→11→10→01→00→… ＝时状态变化为：可见，该电路既具有递增计数功能，又具有递减计数功能，可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器位二进制同步可逆计数器。是一个位二进制同步可逆计数器。西安工程大学
数字电子技术基础令A2=E A1=F A0=G 则
′ ′ Y0′ ~ Y7′ → m0 ~ m7

数电学习笔记之CMOS传输门工作原理

数电学习笔记之CMOS传输门⼯作原理
CMOS 传输门从结构上看是由⼀个PMOS和⼀个NMOS管组成
先简单粗略讲讲PMOS管和NMOS管导通与截⽌吧
⾸先我们MOS管有三个极，源极（S：Source）、漏极（D：Drain）和栅极（G：Gate）
我们理解为NMOS它是⾼电压导通，PMOS为低电压导通
则当栅极g为0时，NMOS截⽌，PMOS导通
　当栅极g为1时，NMOS导通，PMOS截⽌
回到CMOS传输门，C和 /C是互补控制信号，PMOS管和NMOS管的源极漏极相互连接，结构对称，则输⼊输出可互换使⽤
1.当C=VDD时，/C=0，输⼊u1从0-VDD变化时，⾄少有⼀管导通，PMOS的栅极g为低电压0，NMOS的栅极g为⾼电压1
当u1=0时，PMOS导通，
当u1=VDD时，NMOS导通
则输⼊输出导通，u1=uo，低电阻
2.当C=0时，/C=1，PMOS的栅极g为低电压1，NMOS的栅极g为⾼电压0，两管皆不导通，输⼊输出为⾼阻态
总结：当C=1时，/C=0，传输门导通，u1=uo
当C=0时，/C=1，传输门不导通，信号⽆法进⾏传输。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

考试过程中不得将试卷拆开第页（共 8 页）
1
班
级
：
考
位号：学号：姓名： 200 年月日考试用广西大学课程考试试卷（ —— 学年度第学期）课程名称：数字电子技术试卷库序号：第 01 套命题教师签名：教研室主任签名：主管院长签名：一、选择题：在下列各题中，将你认为正确的答案代码填入题末括号内(本大题共15小题，每小题2分，总计30分) 1、数／模转换器的分辨率取决于（）。 A、输入数字量的位数，位数越多分辨率越高； B、输出模拟电压UO的大小，UO越大，分辨率越高； C、参考电压UREF的大小，UREF越大，分辨率越高； D、运放中反馈电阻的大小，电阻越大，分辨率越高２、图2-1所示电路是（）。 A．无稳态触发器 B．单稳态触发器 C．双稳态触发器 D．多谐振荡器 CQ0Q1Q0D0Q0Q1Q1J1K11 图2-1 图2-2 3、计数器如图示， Q1Q0原状态为“0 0”，送一个 C 脉冲后的新状态为（）。 A． “0 1” Ｂ． “1 1” Ｃ．“1 0” Ｄ．“０0” 题号一二三四五六七八九十总分应得分 30 12 8 9 15 12 6 8 100 实得分评卷人装订线（答题不得超过此线）
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
2
4、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（）可转
换为4位并行数据输出。
A、8ms B、4ms C、8µs D、4µs
5. 下列数中,最大的数是（）。
A．( 65 ) 8 B．( 111010 ) 2 C．( 57 ) 10 D．( 3D )
16

6. 容量为8k×16位的ROM共有（）条地址线。

A．13 B．14 C．15 Ｄ．１２

7. 串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。
A．超前，逐位 B．逐位，超前 C．逐位，逐位 D．超前，超前
8. 不适合对高频信号进行A/D转换的是（）。
A 并联比较型 B 逐次逼近型 C 双积分型 D 不能确定
9、存储8位二进制信息要个触发器。

A.2 B.3 C.4 D.8

10．以下代码中为无权码的为( )。
A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码
11.一门电路的输入端A、B和输出端F的波形如图1-11所示，则该门电路为( )
A.与门 B.或门 C.与非门 D.或非门

图1-11 图1-12
12. 如图1-12所示逻辑电路中，已知A为1态，当C时钟脉冲到来后，JK触发器具备( )
功能。
A. 置0 B. 置1 C. 不定 D. 计数

13．脉冲整形电路有( )。
A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器
14、一个八位D／A转换器的最小输出电压增量为0.02 V，当输入代码为
01001101时，输出电压为( )。
A．1.54V Ｂ．1.04V Ｃ．2.00V Ｄ．1.80V
15、将模拟信号转换为数字信号应采用( )。
Ａ．D/A转换器Ｂ．A/D转换器Ｃ．计数器Ｄ．寄存器
广西大学课程考试试卷
考试过程中不得将试卷拆开第页（共 8 页）
3
二、( 本大题12分 ) 逻辑电路如图所示，要求：1）写出逻辑表式，化简之
(8分) 。2）列出真值表。(4分)
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
4
三、 ( 本大题8分 ) 触发器组成如图所示电路。图中FF1为维持-阻塞D触发器，FF2为边
沿JK触发器，要求写出驱动方程、状态方程，试画出在时钟CP作用下，Q1、Q2的波形设（Q1、
Q2初态均为0）。
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
5
四、 ( 本大题9分 ) 由可擦可编程只读存储器EPROM2716构成的应用电路如图所示。
1. 计算EPROM2716的存储容量；2.当ABCD=0110时,数码管显示什么数字；
3. 写出Z的最小项表达式,并化为最简与或式；
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
6
五、( 本大题15分 ) 试分析以下同步时序逻辑电路，要求: 1）写出电路的驱动方程(4分)。
2）写出电路状态方程(6分)。3）画出各触发器输出
Q0，Q1，Q2的波形（Q0，Q1，Q
2
，

初始状态为“000”）
。(5分)
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
7
六、( 本大题12分 )
集成4位二进制加法计数器74161的连接图如图8所示，LD是预置控
制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最
低位，Q3是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。试分析电路的
功能。要求：（1）列出状态转换表；（2）检验自启动能力；（3）说明计数模值。

表一：四位同步二进制加法计数器（74LS161）功能表
清零预置使能时钟预置数据输入输出
工作模式

DR D
L
EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0

0 1 1 1 1 × 0 1 1 1 × × × × 0 × × 0 1 1 × ↑ × × ↑ × × × × d3 d2 d1 d0 × × × × × × × × × × × × 0 0 0 0 d3 d2 d1 d0 保持保持计数异步清零
同步置数
数据保持
数据保持
加法计数
广西大学课程考试试卷

考试过程中不得将试卷拆开第页（共 8 页）
8
七、 ( 本大题6分 ) 用卡诺图化简逻辑函数

)15,11,7,5,3,1()13,9,6,4,2,0(),,,(dmDCBAF
。

八、（8分）图示D/A转换器。已知R=10KΩ,Vref=10V；当某位数为0，开关接地，为1时，开
关接运放反相端。试求（1）V0的输出范围；(2)当D3D2D1D0=0110时，V0=？

F CD
AB