一文看懂LED产业链(含芯片、封装、设备厂商)

一文看懂LED产业链(含芯片、封装、设备厂商)
一文看懂LED产业链(含芯片、封装、设备厂商)

一文看懂LED产业链(含芯片、封装、设备厂商)

LED(light-emitting-diode)即发光二极管,是一种半导体组件,其基本结构是一块电致发光的半导体材料,置于一个有引线的架子上,然后四周用环氧树脂密封,即固体封装,所以能起到保护内部芯线的作用。

第一个商用二极管产生于1960年,但真正发生革命性发展是由于1998年白光LED开发成功,满足了人们白色照明光源的需要。

中国半导体照明产业主要经历了四个大的发展阶段:

第一阶段(1960-1980年),中国科学院开始发光科学的研究;

第二阶段(1980-2002年),LED走出研究室,开始迈向生产,当时的资料显示,2002年我国LED生产企业已达420家,从业人员3万余人。

第三阶段(2002-2005年),半导体照明国家科技攻关计划启动。

第四阶段(2005-2015年),产业进入爆发期,LED产值从2002年80亿元左右增至2015年底的4,245亿元,国产LED芯片占全球份额提升至45%。

考虑到成本问题,国外LED大厂一般都会将芯片交由国内芯片厂代工。因此,中国不但是全球主要的LED芯片产地,也是全球最大的半导体照明产品、消费和出口国。

LED厂商纷纷登陆资本市场

目前,国内以LED为主营业务的主板上市公司已从2010年的2家增长到了2015年的25家。

并且,大陆已有2家企业跻身全球半导体照明十大芯片、封装企业之列。由于LED行业并购、整合、价格战日益严峻,飞利浦、欧司朗等巨头已逐步淡出LED照明领域,全球LED市场格局正在加速洗牌。

2017年,A股又迎来6家LED厂商,分别是三雄极光、得邦照明、光莆股份、超频三、太龙照明、华体科技。另外,包括佰明光电、路东光电、三峰智能、唯能车灯、邦奇智能、冠明智能等13家LED公司也纷纷挂牌新三板。

LED产业上中下游分析

LED产业链大致可分为六部分:原材料、LED上游产业、LED中游产业、LED下游产业、测试仪器和生产设备。

1、LED发光材料和器件的原材料,包括衬底材料砷化镓单晶、氮化铝单晶等。它们大部分是III—V族化合物半导体单晶,生产工艺比较成熟,其他材料还有金属高纯镓。原材料的纯度一般都要在6N以上。

砷化镓供应商:

目前,砷化镓单晶片主要被日、美系厂商掌握,包括日本住友电工(Sumitomo)、费里伯格(Freiberger)、古河电工(Furukawa)、日立电线(HitachiCable)以及美国的通美(AXT)、Anadigics、科胜讯(Conexant)等。

台湾则有高平磊晶科技、晶茂达半导体、元砷光电、胜阳光电、稳懋半导体、巨镓科技等;

大陆方面,砷化镓材料以LED用低阻砷化镓晶片为代表的低端市场为主,主要供应商有:北京通美、中科晶电、天津晶明电子材料有限责任公司(中电集团46研究所)、北京中科镓英半导体、北京国瑞、山东远东、大庆佳昌、新乡神舟(原国营542厂)等几家。

以下对上述几家大陆砷化镓供应商进行详细分析:

?北京通美晶体技术有限公司

美国AXT集团在华子公司,产品主要以VGF法4、6英寸半绝缘砷化镓材料为主,是目前国内砷化镓单晶衬底片的领头羊。

?中科晶电信息材料(北京)有限公司

成立于2006年,由中国电子科技集团公司第四十六研究所投资,主要产品为2英寸LED用VB法低阻砷化镓晶体及抛光片,兼顾少量3-4英寸半绝缘砷化镓单晶材料。拥有完整的单晶生长及抛光片加工产线,月产量非常庞大。

?北京中科镓英半导体有限公司

由中国科学院半导体研究所控股,并联合北京有色金属工业总公司及其他股东共同投资组建的中科稼英半导体有限公司正式成立于2001年12月,主要从事以砷化镓为代表的第二代、以氮化镓为代表的第三代新型半导体材料。

?北京国瑞电子材料有限责任公司

由有研半导体材料股份有限公司(有研硅股)、北京有色金属研究总院共同出资于1999年12月成立,前身为有研硅股化合物半导体分厂。2000年12月,有研硅股将持有的国瑞公司95%股权中的10%转让给重庆市佳德科技发展有限公司。国内少数能够批量生产水平GaAs晶片、GaP晶片的公司。

?山东远东高科技材料有限公司

生产2英寸LEC(或称LEVB)砷化镓单晶,主要针对LED市场,其单晶质量、成品率以及整体经营状况较为稳定。目前没有晶片加工工序,主要将单晶卖给其它公司进行加工。

?大庆佳昌科技有限公司

主要从事LEC砷化镓单晶生长,2009年开始转向以VGF工艺生产LED用低阻砷化镓材料。

?新乡神舟晶体科技发展有限公司

始建于1970年,2004年全资购入国营542厂(中原半导体研究所),于2005年正式组建成立。产品以2-6英寸砷化镓(GaAs)、2-4英寸碳化硅(SiC)、高纯碳化硅(SiC)粉料、磷化铟(InP)、锑化镓(GaSb)、氮化铝(AlN)单晶材料和SiC--SiC同质外延片、SiC--GaN异质外延片及相关器件为主。

2、LED上游产业,主要是指LED发光材料外延制造和芯片制造。由于外延工艺的高度发展,器件的主要结构如发光层、限制层、缓冲层、反射层等均已在外延工序中完成,芯片制造主要是做正、负电极和完成分割检测。

LED芯片/外延片供应商:

目前,全球LED芯片市场主要分为三大阵营:以日本、欧美厂商为代表的第一阵营;以韩国和中国台湾厂商为代表的第二阵营;以中国大陆厂商为代表的第三阵营。

LED芯片产业主要以广东、福建为主。其中,广东芯片厂主要分布在深圳、东芝、广州以及江门等四个城市。福建是中国LED芯片生产重地,主要芯片城市为厦门、泉州以及福州。

日本:日亚、丰田合成、东芝、Genelite、昭合电工、大阳日酸等;

欧美:Cree、惠普、欧司朗、飞利浦、Apollo(收购lumileds)、旭明、普瑞等;

韩国:安萤、首尔半导体等;

台湾:晶元光电、光宏、光磊、华上光电、新世纪、亿光、璨圆光电、泰谷光电等;

大陆:夏门三安光电、华灿光电、杭州士兰明芯、晶科电子、方大国科光电、夏门晶宇光电、夏门明达光电、东莞洲磊电子、武汉迪源光电、厦门乾照光电、广东德豪润达、澳洋顺昌、圆融光电、上海蓝光科技、湘能华磊光电、大连路美、晶能光电、聚灿光电、方大集团、普光科技、南昌欣磊光电等。

3、LED中游产业,是指LED器件封装产业。在半导体产业中,LED封装产业与其他半导体器件封装产业不同,它可以根据用于现实、照明、通信等不同场合,封装出不同颜色、不同形状的品种繁多的LED发光器件。

LED封装厂:

目前,国内共有LED封装企业1000余家,其中2/3分布在珠三角地区,深圳LED行业企业达到1800多家,是全国LED行业最为集中的地区。深圳LED封装、显示屏、照明产品质量、产量和出口量均位居全国前列。在产业环节上,已形成“设备-材料-芯片-封装-应用”较为完整的产业链,是国内最大的LED封装基地和应用产品开发基地之一大陆:木林森、鸿利光电、国星光电、天电光电、瑞丰光电、瑞丰光电、长方照明、兆驰股份、源磊科技、晶科电子、万润科技等;

国外:LGInnotek、Cree等;

台湾:亿光、隆达、东贝、光宝科、艾笛森、宏齐、佰鸿、一诠、华兴、李洲等。

4、LED下游产业,是指应用LED显示或照明器件后形成的产业。就LED应用来讲,面应该更广,还应包括那些在家电、仪表、轻工业产品中的信息显示,但这些不足以支撑LED下游产业。其中主要的应用产业有LED显示屏、LED交通信号灯、太阳能电池LED航标灯、液晶背光源、LED车灯、LED景观灯饰、LED特殊照明等。

大陆LED显示屏供应商:

利亚德、联建光电、洲明科技、奥拓电子、艾比森、雷曼股份等;

其中,利亚德为LED显示应用整机领域的领头羊,2017上半年实现净利润

34800-38500万元,同比增长90-110%;联建光电实现净利润17500-21500万元,同比增长20-50%;洲明科技实现净利润13100-14400万元,同比增长100-120%。

5、LED测试仪器,主要包括外延材料方面的射线双晶衍射仪、荧光谱仪、卢瑟福背散射沟道谱仪等芯片、器件测试仪器方面的LED光电特性测试仪、光谱分析仪等。主要的测

试参数有正反向电压、电流特性、法相光强、光强分布、光通量、峰值波长、主波长、色坐标、显色指数。

大陆光谱分析仪供应商:

广州景颐光电、杭州虹谱光电、杭州创惠仪器等。

6、LED生产设备,包括了MOVVD设备、液相外镀炉、光刻机、划片机、全自动固晶机、金丝球焊机、硅铝丝超声压焊机、灌胶机、真空烘箱、芯片计数仪、芯片检测仪、倒膜机、光色点全自动分选机等。

MOVVD设备供应商:

国外:美国维易科(Veeco)、德国爱思强(Axitron)、日本酸素(NipponSanso)、日新电机(NissinElectric)等;

国内:北方微电子、青岛杰生电气、上海蓝宝光电、北京思捷爱普半导体、广东昭信半导体、江苏华盛天龙光电等。

猎芯网是由深圳市猎芯科技有限公司开发运营的电子元器件B2B交易服务平台。于2015年7月上线,总部位于深圳,在北京、香港设有分公司,拥有专业的行业和互联网人才团队,迄今已获得多轮风险投资。猎芯网可以为用户提供涵盖购买、报关、仓储、金融等整个交易环节的全闭环服务;提供免费开放平台,客户可进行自由交易。此外,猎芯网还提供联营、专卖、寄售、供应链金融等服务,极大的提升了效率,降低了交易成本。

晶片级封装(WL-CSP)基础

晶片级封装(WL-CSP)基础 本文详细讨论了Maxim的晶片级封装(WL-CSP),其中包括:晶圆架构、 卷带包装、PCB布局、安装及回流焊等问题。本文还按照IPC和JEDEC标准提 供了可靠性测试数据。 注:最终用户及安装人员应该负责提供其行业标准要求设计和装配文件,行业标 准文件包括(但不限于)以下内容: 概述 晶片级(WL)芯片封装(CSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板(PCB)上的CSP 封装技术,采用传统的SMT安装工艺。芯片焊盘通过独立的焊球直接焊接到PCB焊盘,不需要任何填充材料(图1)。WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同,它没有绑定线或引出线。 图1. 4 x 4 WL-CSP照片,减少了两个球栅阵列的位置,电路侧视图 WL-CSP封装技术最根本的优点是IC到PCB之间的电感很小,第二个优点是缩小了封装尺寸并缩短了生产周期,提高了热传导性能。 WL-CSP结构

Maxim的WL-CSP球栅阵列是在硅晶片衬底上建立的封装内部互连结构。在晶片表面附上一层电介质重复钝化的聚合物薄膜。这层薄膜减轻了焊球连接处的机械压力并在管芯表面提供电气隔离。在聚合物薄膜内采用成相技术制作过孔,通过它实现与IC绑定盘的电气连接。 WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。WL-CSP球阵列可以包含任意行(2至6)和任意列(2至6)数。焊球材料由顶标中A1位置的标示符表示(见图2中的顶标A1)。A1为光刻的双同心圆时,表示焊膏采用的是低熔点的SnPb;对于无铅焊膏,A1处采用加号表示。 所有无铅WL-CSP产品底部的晶片迭层采用标准的聚合物薄膜保护层,该聚合物材料为硅片底部提供机械接触和UV光照保护。 WL-CSP球栅阵列设计和尺寸 Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2至6 x 6焊球矩阵(图2),详细的WL-CSP尺寸图可从网站下载:Maxim封装图。根据特殊器件的设计要求,焊球阵列的也可能突破最大焊球数。 图2. 传统的的WL-CSP封装外形图,6 x 6阵列 WL-CSP载带

电子封装技术发展现状及趋势

电子封装技术发展现状及趋势 摘要 电子封装技术是系统封装技术的重要内容,是系统封装技术的重要技术基础。它要求在最小影响电子芯片电气性能的同时对这些芯片提供保护、供电、冷却、并提供外部世界的电气与机械联系等。本文将从发展现状和未来发展趋势两个方面对当前电子封装技术加以阐述,使大家对封装技术的重要性及其意义有大致的了解。 引言 集成电路芯片一旦设计出来就包含了设计者所设计的一切功能,而不合适的封装会使其性能下降,除此之外,经过良好封装的集成电路芯片有许多好处,比如可对集成电路芯片加以保护、容易进行性能测试、容易传输、容易检修等。因此对各类集成电路芯片来说封装是必不可少的。现今集成电路晶圆的特征线宽进入微纳电子时代,芯片特征尺寸不断缩小,必然会促使集成电路的功能向着更高更强的方向发展,这就使得电子封装的设计和制造技术不断向前发展。近年来,封装技术已成为半导体行业关注的焦点之一,各种封装方法层出不穷,实现了更高层次的封装集成。本文正是要从封装角度来介绍当前电子技术发展现状及趋势。

正文 近年来,我国的封装产业在不断地发展。一方面,境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国,拉动了封装产业规模的迅速扩大;另一方面,国内芯片制造规模的不断扩大,也极大地推动封装产业的高速成长。但虽然如此,IC的产业规模与市场规模之比始终未超过20%,依旧是主要依靠进口来满足国内需求。因此,只有掌握先进的技术,不断扩大产业规模,将国内IC产业国际化、品牌化,才能使我国的IC产业逐渐走到世界前列。 新型封装材料与技术推动封装发展,其重点直接放在削减生产供应链的成本方面,创新性封装设计和制作技术的研发倍受关注,WLP 设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势,推动高密度封测产业以前所未有的速度向着更长远的目标发展。 大体上说,电子封装表现出以下几种发展趋势:(1)电子封装将由有封装向少封装和无封装方向发展;(2)芯片直接贴装(DAC)技术,特别是其中的倒装焊(FCB)技术将成为电子封装的主流形式;(3)三维(3D)封装技术将成为实现电子整机系统功能的有效途径;(4)无源元件将逐步走向集成化;(5)系统级封装(SOP或SIP)将成为新世纪重点发展的微电子封装技术。一种典型的SOP——单级集成模块(SLIM)正被大力研发;(6)圆片级封装(WLP)技术将高速发展;(7)微电子机械系统(MEMS)和微光机电系统(MOEMS)正方兴未艾,它们都是微电子技术的拓展与延伸,是集成电子技术与精密

晶圆级封装WLP优势

晶圆级封装W L P优势 The Standardization Office was revised on the afternoon of December 13, 2020

晶圆级封装(WLP)优势 晶圆级封装(WLP)以BGA技术为基础,是一种经过改进和提高的CSP(芯片级封装),充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装(Wafer Level Package,WLP)采用传统的IC工艺一次性完成后道几乎所有的步骤,包括装片、电连接、封装、测试、老化,所有过程均在晶圆加工过程中完成,之后再划片,划完的单个芯片即是已经封装好的成品;然后利用该芯片成品上的焊球阵列,倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1:1,而且标准工艺封装成本低,便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础,是一种经过改进和提高的CSP,充分体现了BGA、CSP的技术优势。它具有许多独特的优点: (1)封装加工效率高,它以晶圆形式的批量生产工艺进行制造; (2)具有倒装芯片封装的优点,即轻、薄、短、小; 图5 WLP的尺寸优势 (3)晶圆级封装生产设施费用低,可充分利用晶圆的制造设备,无须投资另建封装生产线; (4)晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行,这将提高设计效率,减少设计费用; (5)晶圆级封装从芯片制造、封装到产品发往用户的整个过程中,中间环节大大减少,周期缩短很多,这必将导致成本的降低;

(6)晶圆级封装的成本与每个晶圆上的芯片数量密切相关,晶圆上的芯片数越多,晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装(CSP)技术,由于在晶圆级采用并行封装和电子测试技术,在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接,因此可以大大降低每个I/O 的成本。此外,采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。

集成电路封装测试题 期末2017

1、引线键合技术的分类及结构特点? 答: 1、热压焊:热压焊是利用加热和加压力,使焊区金属发生塑性形变,同时破坏压 焊界面上的氧化层,使压焊的金属丝与焊区金属接触面的原子间达到原子的引 力范围,从而使原子间产生吸引力,达到“键合”的目的。 2、超声焊:超声焊又称超声键合,它是利用超声波(60-120kHz)发生器产生的能量, 通过磁致伸缩换能器,在超高频磁场感应下,迅速伸缩而产生弹性振动经变幅 杆传给劈刀,使劈刀相应振动;同时,在劈刀上施加一定的压力。于是,劈刀 就在这两种力的共同作用下,带动Al丝在被焊区的金属化层(如Al膜)表面迅 速摩擦,使Al丝和Al膜表面产生塑性形变。这种形变也破坏了Al层界面的氧 化层,使两个纯净的金属面紧密接触,达到原子间的“键合”,从而形成牢固 的焊接。 3、金丝球焊:球焊在引线键合中是最具有代表性的焊接技术。这是由于它操作方 便、灵活,而且焊点牢固,压点面积大,又无方向性。现代的金丝球焊机往往 还带有超声功能,从而又具有超声焊的优点,有的也叫做热(压)(超)声焊。可实 现微机控制下的高速自动化焊接。因此,这种球焊广泛地运用于各类IC和中、 小功率晶体管的焊接。 2、载带自动焊的分类及结构特点? 答:TAB按其结构和形状可分为 Cu箔单层带:Cu的厚度为35-70um, Cu-PI双层带 Cu-粘接剂-PI三层带 Cu-PI-Cu双金属 3、载带自动焊的关键技术有哪些? 答:TAB的关键技术主要包括三个部分: 一是芯片凸点的制作技术; 二是TAB载带的制作技术; 三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。制作芯片凸点除作为TAB内引线焊接外,还可以单独进行倒装焊(FCB) 4.倒装焊芯片凸点的分类、结构特点及制作方法? 答:蒸镀焊料凸点:蒸镀焊料凸点有两种方法,一种是C4 技术,整体形成焊料凸点; 电镀焊料凸点:电镀焊料是一个成熟的工艺。先整体形成UBM 层并用作电镀的导电层,然后再用光刻胶保护不需要电镀的地方。电镀形成了厚的凸点。 印刷焊料凸点:焊膏印刷凸点是一种广泛应用的凸点形成方法。印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上,然后经过回流而形成凸点钉头焊料凸点:这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。可用Au 丝线或者Pb 基的丝线。 化学凸点:化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。

ucsp - 晶片级封装

UCSP - 晶片级封装 概述 晶片级封装(WLCSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板上的CSP封装技术,芯片的焊点通过独立的锡球焊接到PC板的焊盘上,不需要任何填充材料(图1)。这种技术与球栅阵列、引线型和基于层压板的CSP封装技术的不同之处在于它没有联结线或内插连接。WLCSP封装技术最根本的优点是IC到PC板之间的电感很小,第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。Maxim 的WLCSP技术商标为UCSP。 图1. 4x4 UCSP照片,底部视图 UCSP结构 Maxim的UCSP结构是在硅晶片衬底上建立的。在晶片的表面附上一层BCB(Benzocyclobutene, 苯并环丁烯)树脂薄膜。这层薄膜减轻了锡球连接处的机械压力并在裸片(die)表面提供电气隔离。在BCB膜上使用照相的方法制作过孔,通过它实现与IC联结基盘的电气连接。过孔上面还要加上一层UBM(球下金属)层。一般情况下,还要再加上第二层BCB作为阻焊层以确定回流锡球的直径和位置。标准的锡球材料是共晶锡铅合金,即63%的Sn和/37%的Pb。UCSP结构的截面图如图2所示。

图2. 典型的UCSP截面图 UCSP锡球阵列是基于具有统一栅距的长方形栅格排列的。UCSP球阵列可能包含满足6 > ND > 2和6 > NE > 2的任意行数(ND)和列数(NE)。基本的UCSP结构请参见表1,表2是其典型的尺寸,图3标示出了表2中引用的机械结构符号。也可以减少使用锡球的数量,有许多种球阵列规格并未在表1中列出。 表1. UCSP 结构 注释:一些特定器件的球阵列设计需要的锡球数目可能比较少。具体的UCSP制图方法可以在Maxim的封装概况目录中得到:https://www.360docs.net/doc/e811571084.html,/cgi-bin/packages. 表2. 典型的UCSP尺寸 Ball Diameter b

芯片封装工艺及设备

《微电子封装技术》复习提纲 第一章绪论 ●微电子封装技术的发展特点是什么?发展趋势怎样?(P8、P9) 特点:微电子封装向高密度和高I/O引脚数发展,引脚由四边引出向面阵排列发展微电子封装向表面安装式封装(SMP)发展,以适合表面安装技术(SMT) 从陶瓷封装向塑料封装发展 从注重发展IC芯片向先发展后道封装再发展芯片转移 发展趋势:微电子封装具有的I/O引脚数更多 微电子封装应具有更高的电性能和热性能 微电子封装将更轻,更薄,更小 微电子封装将便于安装、使用和返修 微电子安装的可靠性会更高 微电子封装的性能价格比会更高,而成本却更低,达到物美价廉 ●微电子封装可以分为哪三个层次(级别)?并简单说明其内容。(P7) 用封装外壳将芯片封装成单芯片组件和多芯片组件的一级封装,将一级封装和其他元器件一同组装到印刷电路板上的二级封装以及再将二级封装插装到母版上的三级封装硅圆片和芯片虽然不作为一个封装层次,但却是微电子封装的出发点和核心。在IC芯片与各级封装之间,必须通过互连技术将IC芯片焊区与各级封装的焊区连接起来形成功能,也有的将这种芯片互连级称为芯片的零级封装 ●微电子封装有哪些功能?(P19) 电源分配、信号分配、散热通道、机械支撑、环境保护 ●芯片粘接方法分为哪几类?粘接的介质有何不同(成分)?(P12) Au-Si合金共熔法(共晶型) Pb-Sn合金片焊接法(点锡型) 导电胶粘接法(点浆型);环氧树脂 有机树脂基粘接法(点胶型);高分子化合物 ●简述共晶型芯片固晶机(粘片机)主要组成部分及其功能。 1 机械传动系统 2 运动控制系统 3 图像识别(PR)系统 4 气动/真空系统 5 温控系统 机械系统 ?目标:芯片+框架 ?组成部分: ? 1 框架供送部分进料(框架分离)、送料、出料 ? 2 芯片供送部分 ?目标:

晶圆级封装(WLP)优势

晶圆级封装(WLP)优势 晶圆级封装(WLP)以BGA技术为基础,是一种经过改进和提高的CSP(芯片级封装),充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装(Wafer Level Package,WLP)采用传统的IC工艺一次性完成后道几乎所有的步骤,包括装片、电连接、封装、测试、老化,所有过程均在晶圆加工过程中完成,之后再划片,划完的单个芯片即是已经封装好的成品;然后利用该芯片成品上的焊球阵列,倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1:1,而且标准工艺封装成本低,便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础,是一种经过改进和提高的CSP,充分体现了BGA、CSP的技术优势。它具有许多独特的优点: (1)封装加工效率高,它以晶圆形式的批量生产工艺进行制造; (2)具有倒装芯片封装的优点,即轻、薄、短、小; 图5 WLP的尺寸优势 (3)晶圆级封装生产设施费用低,可充分利用晶圆的制造设备,无须投资另建封装生产线; (4)晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行,这将提高设计效率,减少设计费用; (5)晶圆级封装从芯片制造、封装到产品发往用户的整个过程中,中间环节大大减少,周期缩短很多,这必将导致成本的降低;

(6)晶圆级封装的成本与每个晶圆上的芯片数量密切相关,晶圆上的芯片数越多,晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装(CSP)技术,由于在晶圆级采用并行封装和电子测试技术,在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接,因此可以大大降低每个I/O的成本。此外,采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。 (注:文档可能无法思考全面,请浏览后下载,供参考。可复制、编制,期待你的好评与关注)

IC半导体封装测试流程

IC半导体封装测试流程 更多免费资料下载请进:https://www.360docs.net/doc/e811571084.html,好好学习社区

IC半导体封装测试流程 第1章前言 1.1 半导体芯片封装的目的 半导体芯片封装主要基于以下四个目的[10, 13]: ●防护 ●支撑 ●连接 ●可靠性 图1-1 TSOP封装的剖面结构图 Figure 1-1 TSOP Package Cross-section 第一,保护:半导体芯片的生产车间都有非常严格的生产条件控制,恒定的温度(230±3℃)、恒定的湿度(50±10%)、严格的空气尘埃颗粒度控制(一般介于1K到10K)及严格的静电保护措施,裸露的装芯片只有在这种严格的环境控制下才不会失效。但是,我们所生活的周围环境完全不可能具备这种条件,低温可能会有-40℃、高温可能会有60℃、湿度可能达到100%,如果是汽车产品,其工作温度可能高达120℃以上,为了要保护芯片,所以我们需要封装。 第二,支撑:支撑有两个作用,一是支撑芯片,将芯片固定好便于电路的连接,二是封装完成以后,形成一定的外形以支撑整个器件、使得整个器件不易损坏。 第三,连接:连接的作用是将芯片的电极和外界的电路连通。

引脚用于和外界电路连通,金线则将引脚和芯片的电路连接起来。载片台用于承载芯片,环氧树脂粘合剂用于将芯片粘贴在载片台上,引脚用于支撑整个器件,而塑封体则起到固定及保护作用。 第四,可靠性:任何封装都需要形成一定的可靠性,这是整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生存环境后就会损毁,需要封装。芯片的工作寿命,主要决于对封装材料和封装工艺的选择。 1.2 半导体芯片封装技术的发展趋势 ● 封装尺寸变得越来越小、越来越薄 ● 引脚数变得越来越多 ● 芯片制造与封装工艺逐渐溶合 ● 焊盘大小、节距变得越来越小 ● 成本越来越低 ● 绿色、环保 以下半导体封装技术的发展趋势图[2,3,4,11,12,13]: 图1-2 半导体封装技术发展趋势 Figure 1-2 Assembly Technology Development Trend 小型化

封装测试题目

名词解释: 再流焊:集成电路芯片封装: 芯片贴装: 芯片互联: 可焊接性: 可润湿性 印制电路板: 气密性封装: 可靠性封装: T/C测试: T/S 测试: TH测试: PC测试: HTS测试: Precon测试 金线偏移:

简答: 1.芯片封装实现了那些功能 2.芯片封装的层次 3.简述封装技术的工艺流程 4.芯片互联技术有哪几种分别解释说明 5.常用的芯片贴装有哪三种请对这三种芯片 贴装方法做出简单说明。 6.请说明热压焊和超声焊的工艺原理,并指出优缺点。 7.厚膜技术的概念 8.薄膜制备的技术有哪几种请举例说明。 9.通过厚膜与薄膜技术的比较分析,简述它们各自的优缺点 10.助焊剂的主要成分是什么 11.焊接前为何要前处理: 12.无铅焊料选择的一般要求是什么 13.常见的印制电路板有哪几种14.印制电路板的检测项目包括哪些具体说明电性能试验的内容。 15.软式印制电路板的概念,并说明它的应用领域。 16.表面贴装技术的优点有哪些 17.简述回流焊的基本工艺流程 18.波焊为引脚插入式器件的常见焊接技术,基本工艺步骤是什么 19.涂封的材料主要有哪几种 20.什么是顺形涂封它的基本方法是什么 21.封胶技术有什么作用 22.什么是陶瓷封装优点与缺点 23.画出陶瓷封装的工艺流程框图 24.生胚片刮刀成型的工艺过程 25.什么是塑料封装简述优缺点 26.按塑料封装元器件的横截面结构类型,有哪三种形式 27.解释塑料封装中转移铸膜的工艺方法 28.气密性封装的作用和必要性有哪些

29.气密性封装的材料主要有哪些哪种最好 30.玻璃气密性封装的应用途径和使用范围有哪些 31.请解释产品的可靠性的浴盆曲线(画图) 32.可靠性测试项目有哪些 33.请解释T/C与T/S的区别 34.简述金线偏移的产生原因 35.波峰焊工艺与再流焊的工艺不同点 36.说明翘曲的产生机理和解决办法

芯片测试的几个术语及解释(CP、FT、WAT)

CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer的良率。FT是把坏的chip挑出来;检验封装的良率。 现在对于一般的wafer工艺,很多公司多吧CP给省了;减少成本。 CP对整片Wafer的每个Die来测试 而FT则对封装好的Chip来测试。 CPPass才会去封装。然后FT,确保封装后也Pass。 WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定; CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal (if needed),对一些基本器件参数的测试,如vt,Rdson,BVdss,Igss,Idss等,一般测试机台的电压和功率不会很高; FT是packaged chip level的Final Test,主要是对于这个(CP passed)IC或Device芯片应用方面的测试,有些甚至是待机测试; Pass FT还不够,还需要作process qual和product qual CP测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level的Repair address,通过Laser Repair将CP测试中的Repairable die修补回来,这样保证了yield和reliability两方面的提升。 CP是对wafer进行测试,检查fab厂制造的工艺水平 FT是对package进行测试,检查封装厂制造的工艺水平 对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT 测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求) 一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。 在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。 CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另1个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT 的测试项比CP少很多。 应该说WAT的测试项目和CP/FT是不同的。CP不是制造(FAB)测的! 而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目是完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保

集成电路芯片封装工艺员职业标准(试行)

集成电路芯片封装工艺员职业标准(试行) 一、职业概况 1.1职业名称 IC芯片封装工艺员 1.2职业定义 从事集成电路芯片封装中划片、组装、塑封、切筋成型及成品测试等操作及维护的人员。 1.3职业等级 四级:工艺员,分为划片组装工艺员、封装成型工艺员、成品测试工艺员 三级:高级工艺员,分为划片组装高级工艺员、封装成型高级工艺员、成品测试高级工艺员 1.4职业环境条件 净化室内、常温 1.5职业能力特征 手指手臂灵活,色觉、味觉、嗅觉灵敏,视力(包括经矫正后)须达到1.0以上。1.6基本文化程度 中等职业学校或高中毕业 1.7培训要求 1.7.1培训期限 全国制职业学校教育根据其培训目标和教学计划确定。 晋级培训,工艺员不少于160标准学时;高级工艺员不少于160标准学时。 1.7.2培训教师 培训工艺员的教师,应具有本职业高级以上职业资格或相关专业中级以上专业技术职称;培训高级工艺员的教师应具有本职业技师以上职业资格证书或相关专业中级专业技术职称。 1.7.3培训场地设备 标准教室。具备必要模拟仿真器具、集成电路芯片封装所需的设备和工具的技能训练场所。 1.8鉴定要求 1.8.1适用对象 从事或准备从事本职业的技术人员 1.8.2申报条件 工艺员(具备以下条件之一者): ⑴经本职业工艺员培训达规定学时数。 ⑵连续从事本职业2年以上。 ⑶中等职业学校本专业毕业。 高级工艺员:

⑴取得本职业工艺员职业资格后,连续从事本职业工作2年以上。 (由工艺员升高级工艺员,应按划片组装、封装成型、成品测试中同一方向) ⑵高等院校本专业毕业,连续从事本职业工作1年以上。 1.8.3鉴定方式 分为基本知识测试和技能操作考核。基本知识测试采用闭卷笔试,技能操作考核采用实际操作结合模拟仿真方式进行,两项测试(考核)均采用百分制,皆达60分以上者为合格。 1.8.4考评人员和考生配比 理论知识测试原则上按每20名考生配1名考评人员(20:1),技能操作考核原则上按每5名考生配1名考评人员(5:1)。 1.8.5鉴定时间 各等级理论知识测试时间均为90分钟,技能操作考核时间为180分钟。 1.8.6鉴定场地设备 基本知识考场所为标准教室;技能鉴定场所应具备满足技能鉴定需要的模拟仿真器具及集成电路芯片封装相关的工具和设备。

集成电路芯片封装技术复习题

一、填空题 1、将芯片及其他要素在框架或基板上布置,粘贴固定以及连接,引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次基础之上,将封装体与装配成完整的系统或者设备,这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能;传递电路信号;提供散热途径;结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中,多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种,包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中,形成焊点完成电路电气连接的物质叫做焊料;用于去除焊盘表面氧化物,提高可焊性的物质叫做助焊剂;在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。

10、集成电路封装的层次分为四级分别为模块元件(Module)、电路卡工艺(Card)、主电路板(Board)、完整电子产品。 11、在芯片的减薄过程中,主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时,首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术,制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中,焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连,包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。

电子封装技术的发展

电子封装技术的发展 一、封装技术的发展 从80年代中后期,开始电子产品正朝着便携式、小型化、网络化和多媒体化方向发展,这种市场需求对电路组装技术提出了相应的要求,单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。 1.1 片式元件:小型化、高性能 片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器,这是开发和应用最早和最广泛的片式元件。随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求,对电子电路性能不断地提出新的要求,片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后,现在高Q值、耐高温、低失真的高性能MLCC已投放市场;介质厚度为10um的电容器已商品化,层数高达100层之多;出现了片式多层压敏和热敏电阻,片式多层电感器,片式多层扼流线圈,片式多层变压器和各种片式多层复合元件;在小型化方面,规格尺寸从3216→2125→1608→1005发展,目前最新出现的是0603(长0.6mm,宽0.3mm),体积缩小为原来的0.88%。集成化是片式元件未来的另一个发展趋势,它能减少组装焊点数目和提高组装密度,集成化的元件可使Si效率(芯片面积/基板面积)达到80%以上,并能有效地提高电路性能。由于不在电路板上安装大量的分立元件,从而可极大地解决焊点失效引起的问题。 1.2 芯片封装技术:追随IC的发展而发展 数十年来,芯片封装技术一直追随着IC的发展而发展,一代IC就有相应一代的封装技术相配合,而SMT的发展,更加促进芯片封装技术不断达到新的水平。六七十年代的中、小规模IC,曾大量使用TO型封装,后来又开发出DIP、PDIP,并成为这个时期的主导产品形式。八十年代出现了SMT,相应的IC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLCC、SOP等结构。在此基础上,经十多年研制开发的QFP不但解决了LSI的封装问题,而且适于使用SMT在PCB 或其他基板上表面贴装,使QFP终于成为SMT主导电子产品并延续至今。为了适应电路组装密度的进一步提高,QFP的引脚间距目前已从1.27mm发展到了 0.3mm 。由于引脚间距不断缩小,I/O数不断增加,封装体积也不断加大,给电路组装生产带来了许多困难,导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制0.3mm已是QFP引脚间距的极限,这

半导体封装测试_百度文库(精)

半导体封装测试 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 目录 过程 形式 高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 过程 形式 高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 展开 过程

封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后,被切割为小的晶片(Die,然后将切割好的晶片用胶水贴装到相应的基板(引线框架架的小岛上,再利用超细的金属(金、锡、铜、铝导线或者导电性树脂将晶片的接合焊盘(Bond Pad连接到基板的相应引脚(Lead,并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后,还要进行一系列操作,如后固化(Post Mold Cure、切筋和成型 (Trim&Form、电镀(Plating以及打印等工艺。封装完成后进行成品测试,通常经过入检(Incoming、测试(Test和包装(Packing等工序,最后入库出货。典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 编辑本段 形式 半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA 到CSP再到SIP,技术指标一代比一代先进。总体说来,半导体封装经历了三次重大革新:第一次是在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。 编辑本段 高级封装实现封装面积最小化 芯片级封装CSP 几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍,但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平,所以就在原来的封装名称下冠以芯片级封装以用来区别以

相关文档
最新文档