半导体器件答案
半导体材料与器件表征技术答案
半导体材料与器件表征技术答案今天咱们就来好好聊一聊半导体材料与器件表征技术这个事儿。
啥是表征技术呢？简单来说，就是通过各种方法去了解半导体材料和器件的各种特性，就好比你要了解一个人的性格、爱好、能力等各方面特点一样。
下面咱就具体看看都有哪些常见的表征技术以及它们的答案，也就是能帮我们了解到啥。
一、光学表征技术。
（一）光吸收光谱。
这就像是给半导体材料照个“光镜子”。
当光照射到半导体材料上时，材料会吸收一部分光。
通过测量不同波长的光被吸收的情况，我们就能知道材料的一些特性啦。
比如说，有些半导体材料在特定波长的光下吸收得特别多，这就好像一个人对某些食物特别爱吃一样。
通过分析这种吸收情况，我们可以知道材料的能带结构。
就好比你通过观察一个人喜欢吃什么食物，能大概了解他的口味偏好一样。
原因呢，是因为光的吸收和材料的电子跃迁有关，不同的能带结构决定了电子跃迁吸收光的波长范围。
举个例子哈，在太阳能电池中，我们就需要通过光吸收光谱来选择合适的半导体材料。
只有材料能很好地吸收太阳光中的能量，太阳能电池才能高效地把光能转化为电能。
（二）光致发光光谱。
这就像是让半导体材料“发光说话”。
当我们用特定的光激发半导体材料时，材料会发出自己的光。
通过分析发出光的波长、强度等信息，我们能了解材料内部的一些情况。
比如说，如果材料发出的光很亮，而且波长比较集中，那就说明材料的质量比较好，内部的缺陷比较少。
这就好比一个人精神饱满、状态良好，说明他身体没啥大毛病。
原因是材料内部的缺陷会影响发光的效率和波长分布。
像发光二极管（LED）的研发中，光致发光光谱就非常重要。
通过它，我们可以找到发光效率高、颜色纯正的材料，让LED更亮、更节能。
二、电学表征技术。
（一）电流 - 电压（I - V）特性测量。
这就像是给半导体器件做一个“体检”，看看它在不同电压下的电流表现。
通过测量器件两端的电压和流过的电流，我们能知道器件的很多特性。
比如说，如果一个二极管的I - V特性曲线符合正常的规律，正向导通时电流大，反向截止时电流很小，那就说明这个二极管质量还不错。
《半导体集成电路》考试题目及参考答案
《半导体集成电路》考试题⽬及参考答案第⼀部分考试试题第0章绪论1.什么叫半导体集成电路？？2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英⽂缩写？？3.按照器件类型分,半导体集成电路分为哪⼏类？？4.按电路功能或信号类型分,半导体集成电路分为哪⼏类？？5.什么是特征尺⼨？？它对集成电路⼯艺有何影响？？6.名词解释：集成度,wafersize,diesize,摩尔定律？？第1章集成电路的基本制造⼯艺1.四层三结的结构的双极型晶体管中隐埋层的作⽤？？2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响？？.3.简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤？？4.简述硅栅p阱CMOS的光刻步骤？？5.以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜？？6.以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？？并请提出改进⽅法.7.请画出NPN晶体管的版图,并且标注各层掺杂区域类型.8.请画出CMOS反相器的版图,并标注各层掺杂类型和输⼊输出端⼦.第2章集成电路中的晶体管及其寄⽣效应1.简述集成双极晶体管的有源寄⽣效应在其各⼯作区能否忽略？？.2. 什么是集成双极晶体管的⽆源寄⽣效应？？3.什么是MOS晶体管的有源寄⽣效应？？4.什么是MOS晶体管的闩锁效应,其对晶体管有什么影响?5.消除“Latch-up”效应的⽅法？？6.如何解决MOS器件的场区寄⽣MOSFET效应？？7.如何解决MOS器件中的寄⽣双极晶体管效应？？第3章集成电路中的⽆源元件1.双极性集成电路中最常⽤的电阻器和MOS集成电路中常⽤的电阻都有哪些？？2.集成电路中常⽤的电容有哪些.3.为什么基区薄层电阻需要修正.4.为什么新的⼯艺中要⽤铜布线取代铝布线.5.运⽤基区扩散电阻,设计⼀个⽅块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻.第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输⼊短路电流输⼊漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2.分析四管标准TTL与⾮门（稳态时）各管的⼯作状态？？3.在四管标准与⾮门中,那个管⼦会对瞬态特性影响最⼤,并分析原因以及带来那些困难.4.两管与⾮门有哪些缺点,四管及五管与⾮门的结构相对于两管与⾮门在那些地⽅做了改善,并分析改善部分是如何⼯作的.四管和五管与⾮门对静态和动态有那些⽅⾯的改进.5.相对于五管与⾮门六管与⾮门的结构在那些部分作了改善,分析改进部分是如何⼯作的.6.画出四管和六管单元与⾮门传输特性曲线.并说明为什么有源泄放回路改善了传输特性的矩形性.7.四管与⾮门中,如果⾼电平过低,低电平过⾼,分析其原因,如与改善⽅法,请说出你的想法. 8.为什么TTL 与⾮门不能直接并联？？9.OC 门在结构上作了什么改进,它为什么不会出现TTL 与⾮门并联的问题.第5章MOS 反相器1.请给出NMOS 晶体管的阈值电压公式,并解释各项的物理含义及其对阈值⼤⼩的影响（即各项在不同情况下是提⾼阈值还是降低阈值）.2.什么是器件的亚阈值特性,对器件有什么影响？？3.MOS 晶体管的短沟道效应是指什么,其对晶体管有什么影响？？4.请以PMOS 晶体管为例解释什么是衬偏效应,并解释其对PMOS 晶体管阈值电压和漏源电流的影响.5.什么是沟道长度调制效应,对器件有什么影响？？6.为什么MOS 晶体管会存在饱和区和⾮饱和区之分（不考虑沟道调制效应）？？7.请画出晶体管的D DS I V 特性曲线,指出饱和区和⾮饱和区的⼯作条件及各⾃的电流⽅程（忽略沟道长度调制效应和短沟道效应）.8.给出E/R 反相器的电路结构,分析其⼯作原理及传输特性,并计算VTC 曲线上的临界电压值.9.考虑下⾯的反相器设计问题：给定V DD =5V ,K N `=30uA/V 2,V T0=1V设计⼀个V OL =0.2V 的电阻负载反相器电路,并确定满⾜V OL 条件时的晶体管的宽长⽐(W/L)和负载电阻R L 的阻值.10.考虑⼀个电阻负载反相器电路：V DD =5V ,K N `=20uA/V 2,V T0=0.8V ,R L =200K Ω,W/L=2.计算VTC 曲线上的临界电压值（V OL ,V OH ,V IL ,V IH ）及电路的噪声容限,并评价该直流反相器的设计质量.11.设计⼀个V OL =0.6V 的电阻负载反相器,增强型驱动晶体管V T0=1V ,V DD =5V 1）求V IL 和V IH 2）求噪声容限V NML 和V NMH12.采⽤MOSFET 作为nMOS 反相器的负载器件有哪些优点？？ 13.增强型负载nMOS 反相器有哪两种电路结构？？简述其优缺点.14.以饱和增强型负载反相器为例分析E/E 反相器的⼯作原理及传输特性.15试⽐较将nMOSE/E 反相器的负载管改为耗尽型nMOSFET 后,传输特性有哪些改善？？ 16.耗尽型负载nMOS 反相器相⽐于增强型负载nMOS 反相器有哪些好处？？17有⼀nMOSE/D 反相器,若V TE =2V ,V TD =-2V ,K NE /K ND =25,V DD =2V ,求此反相器的⾼,低输出逻辑电平是多少？？18.什么是CMOS 电路？？简述CMOS 反相器的⼯作原理及特点. 19.根据CMOS 反相器的传输特性曲线计算V IL 和V IH . 20.求解CMOS 反相器的逻辑阈值,并说明它与哪些因素有关？？ 21.为什么的PMOS 尺⼨通常⽐NMOS 的尺⼨⼤？？22．考虑⼀个具有如下参数的CMOS反相器电路：V DD=3.3VV TN=0.6VV TP=-0.7V K N=200uA/V2K p=80uA/V2计算电路的噪声容限.23.采⽤0.35um⼯艺的CMOS反相器,相关参数如下：V DD=3.3VNMOS：V TN=0.6VµN C OX=60uA/V2(W/L)N=8PMOS：V TP=-0.7Vµp C OX=25uA/V2(W/L)P=12求电路的噪声容限及逻辑阈值.24．设计⼀个CMOS反相器,NMOS：V TN=0.6VµN C OX=60uA/V2PMOS：V TP=-0.7VµP C OX=25uA/V2电源电压为3.3V,L N=L P=0.8um1）求V M=1.4V时的W N/W P.2）此CMOS反相器制作⼯艺允许V TN,V TP的值在标称值有正负15%的变化,假定其他参数仍为标称值,求V M的上下限. 25．举例说明什么是有⽐反相器和⽆⽐反相器.26．以CMOS反相器为例,说明什么是静态功耗和动态功耗.27．在图中标注出上升时间t r,下降时间t f,导通延迟时间,截⽌延迟时间,给出延迟时间t pd的定义.若希望t r=t f,求W N/W P.第6章CMOS静态逻辑门1.画出F=A⊕B的CMOS组合逻辑门电路.2. ⽤CMOS组合逻辑实现全加器电路.3. 计算图⽰或⾮门的驱动能⼒.为保证最坏⼯作条件下,各逻辑门的驱动能⼒与标准反相器的特性相同,N管与P管的尺⼨应如何选取？？4. 画出F=AB+CD的CMOS组合逻辑门电路,并计算该复合逻辑门的驱动能⼒.5．简述CMOS静态逻辑门功耗的构成.6.降低电路的功耗有哪些⽅法？？7. ⽐较当FO=1时,下列两种8输⼊的AND门,那种组合逻辑速度更快？？第7章传输门逻辑⼀,填空1．写出传输门电路主要的三种类型和他们的缺点：（1）,缺点：；（2）,缺点：；（3）,缺点： .2．传输门逻辑电路的振幅会由于减⼩,信号的也较复杂,在多段接续时,⼀般要插⼊ .3.⼀般的说,传输门逻辑电路适合逻辑的电路.⽐如常⽤的和.⼆,解答题1．分析下⾯传输门电路的逻辑功能,并说明⽅块标明的MOS管的作⽤.2.根据下⾯的电路回答问题：分析电路,说明电路的B区域完成的是什么功能,设计该部分电路是为了解决NMOS传输门电路的什么问题？？3．假定反向器在理想的V DD/2时转换,忽略沟道长度调制和寄⽣效应,根据下⾯的传输门电路原理图回答问题.（1）电路的功能是什么？？（2）说明电路的静态功耗是否为零,并解释原因.4.分析⽐较下⾯2种电路结构,说明图1的⼯作原理,介绍它和图2所⽰电路的相同点和不同点.图1图25．根据下⾯的电路回答问题.已知电路B点的输⼊电压为2.5V,C点的输⼊电压为0V.当A点的输⼊电压如图a时,画出X 点和OUT点的波形,并以此说明NMOS和PMOS传输门的特点.A点的输⼊波形6．写出逻辑表达式C=A B的真值表,并根据真值表画出基于传输门的电路原理图.7.相同的电路结构,输⼊信号不同时,构成不同的逻辑功能.以下电路在不同的输⼊下可以完成不同的逻辑功能,写出它们的真值表,判断实现的逻辑功能.图1图28.分析下⾯的电路,根据真值表,判断电路实现的逻辑功能.第8章动态逻辑电路⼀,填空1．对于⼀般的动态逻辑电路,逻辑部分由输出低电平的⽹组成,输出信号与电源之间插⼊了栅控制极为时钟信号的,逻辑⽹与地之间插⼊了栅控制极为时钟信号的 .2.对于⼀个级联的多⽶诺逻辑电路,在评估阶段：对PDN⽹只允许有跳变,对PUN ⽹只允许有跳变,PDN与PDN相连或PUN与PUN相连时中间应接⼊ . ⼆,解答题1.分析电路,已知静态反向器的预充电时间,赋值时间和传输延迟都为T/2.说明当输⼊产⽣⼀个0->1转换时会发⽣什么问题?当1->0转换时会如何?如果这样,描述会发⽣什么并在电路的某处插⼊⼀个反向器修正这个问题.2.从逻辑功能,电路规模,速度3⽅⾯分析下⾯2电路的相同点和不同点.从⽽说明CMOS动态组合逻辑电路的特点.图A图B3.分析下⾯的电路,指出它完成的逻辑功能,说明它和⼀般动态组合逻辑电路的不同,说明其特点.4.分析下⾯的电路,指出它完成的逻辑功能,说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理.5.简述动态组合逻辑电路中存在的常见的三种问题,以及他们产⽣的原因和解决的⽅法.6.分析下列电路的⼯作原理,画出输出端OUT的波形.7.结合下⾯电路,说明动态组合逻辑电路的⼯作原理.第9章触发器1. ⽤图说明如何给SR锁存器加时钟控制.2. ⽤图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表3. 画出⽤与⾮门表⽰的SR触发器的MOS管级电路图4. 画出⽤或⾮门表⽰的SR触发器的MOS管级电路图5. 仔细观察下⾯RS触发器的版图,判断它是或⾮门实现还是与⾮门实现6. 仔细观察下⾯RS触发器的版图,判断它是或⾮门实现还是与⾮门实现7. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.8. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.9. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.10. 解释下⾯的电路的⼯作过程画出真值表.（提⽰注意图中的两个反相器尺⼨是不同的）11. 解释下⾯的电路的⼯作过程画出真值表.12. 解释静态存储和动态存储的区别和优缺点⽐较.13. 阐述静态存储和动态存储的不同的的存储⽅法.14. 观察下⾯的图,说明这个存储单元的存储⽅式,存储的机理.15. 观察下⾯的图,说明这个存储单元的存储⽅式,存储的机理.16. 说明锁存器和触发器的区别并画图说明17. 说明电平灵敏和边沿触发的区别,并画图说明18. 建⽴时间19. 维持时间20. 延迟时间21. 连接下⾯两个锁存器使它们构成主从触发器,并画出所连的主从触发器的输⼊输出波形图22. 简述下时钟重叠的起因所在23. 下图所⽰的是两相时钟发⽣器,根据时钟信号把下⾯四点的的波形图画出24. 反相器的阈值⼀般可以通过什么进⾏调节25. 施密特触发器的特点26. 说明下⾯电路的⼯作原理,解释它怎么实现的施密特触发.27. 画出下⾯施密特触发器的⽰意版图.28. 同宽长⽐的PMOS和NMOS谁的阈值要⼤⼀些第10章逻辑功能部件1, 根据多路开关真值表画出其组合逻辑结构的CMOS电路图.2, 根据多路开关真值表画出其传输门结构的CMOS电路图.3,计算下列多路开关中P管和N管尺⼨的⽐例关系.4,根据下列电路图写出SUM和C0的逻辑关系式,并根据输⼊波形画出其SUM和C0的输出波形.ABCiK1K0Y1 1 D01 0 D10 1 D20 0 D3K1K0Y1 1 D01 0 D10 1 D20 0 D35,计算下列逐位进位加法器的延迟,并指出如何减⼩加法器的延迟.6,画出传输门结构全加器的电路图,已知下图中的P=A⊕B.7,试分析下列桶型移位器各种sh输⼊下的输出情况.8,试分析下列对数移位器各种sh输⼊下的输出情况.第11章存储器⼀,填空1．可以把⼀个4Mb的SRAM设计成[Hirose90]由32块组成的结构,每⼀块含有128Kb,由1024⾏和列的阵列构成.⾏地址（X）,列地址（Y）,和块地址（Z）分别为,,位宽.2．对⼀个512×512的NOR MOS,假设平均有50%的输出是低电平,有⼀已设计电路的静态电流⼤约et.于0.21mA(输出电压为1.5V时),则总静态功耗为,就从计算的到的功耗看,这个电路设计的（“好”或“差”）.3.⼀般的,存储器由,和三部分组成. 4．半导体存储器按功能可分为：和；⾮挥发存储器有, 和；⼆,解答题1．确定图1中ROM中存放地址0,1,2和3处和数据值.并以字线WL[0]为例,说明原理.图1⼀个4×4的ORROM2．画⼀个2×2的MOSOR型ROM单元阵列,要求地址0,1中存储的数据值分别为01和00.并简述⼯作原理.3.确定图2中ROM中存放地址0,1,2和3处的数据值.并简述⼯作原理.图2⼀个4×4的NORROM4．画⼀个2×2的MOSNOR型ROM单元阵列,要求地址0,1中存储的数据值分别为01和01.并简述⼯作原理.5．如图3为⼀个4×4的NORROM,假设此电路采⽤标准的0.25µmCMOS⼯艺实现,确定PMOS上拉器件尺⼨使最坏的情况下V OL值不会⾼于1.5V(电源电压为2.5V).这相当于字线摆为1V.NMOS尺⼨取(W/L)=4/2.图3⼀个4×4的NORROM6.确定图4中ROM中存放地址0,1,2和3处和数据值.并简述⼯作原理.图4⼀个4×4的NANDROM7．画⼀个2×2的MOSNAND型ROM单元阵列,要求地址0,1中存储的数据值分别为10和10.并简述⼯作原理.8.预充电虽然在NORROM中⼯作的很好,但它应⽤到NANDROM时却会出现某些严重的问题.请解释这是为什么？？9.sram,flashmemory,及dram的区别？？10.给出单管DRAM的原理图.并按图中已给出的波形画出X波形和BL波形,并⼤致标出电压值.11．试问单管DRAM单元的读出是不是破坏性的？？怎样补充这⼀不⾜？？（选作）有什么办法提⾼refreshtime？？12.给出三管DRAM的原理图.并按图中已给出的波形画出X和BL1波形,并⼤致标出电压值.（选作）试问有什么办法提⾼refreshtime？？13．对1TDRAM,假设位线电容为1pF,位线预充电电压为1.25V.在存储数据为1和0时单元电容Cs（50fF）上的电压分别et.于1.9V和0V.这相当于电荷传递速率为4.8%.求读操作期间位线上的电压摆幅.14.给出⼀管单元DRAM的原理图,并给出版图.。
(完整版)常用半导体元件习题及答案
第5章常用半导体元件习题5.1晶体二极管一、填空题：1．半导体材料的导电能力介于和之间，二极管是将封装起来，并分别引出和两个极。
2．二极管按半导体材料可分为和，按内部结构可分为＿和，按用途分类有、、四种。
3．二极管有、、、四种状态，PN 结具有性，即。
4．用万用表（R×1K档）测量二极管正向电阻时，指针偏转角度，测量反向电阻时，指针偏转角度。
5．使用二极管时，主要考虑的参数为和二极管的反向击穿是指。
6．二极管按PN结的结构特点可分为是型和型。
7．硅二极管的正向压降约为 V，锗二极管的正向压降约为 V；硅二极管的死区电压约为 V，锗二极管的死区电压约为 V。
8．当加到二极管上反向电压增大到一定数值时，反向电流会突然增大，此现象称为现象。
9．利用万用表测量二极管PN结的电阻值，可以大致判别二极管的、和PN结的材料。
二、选择题：1. 硅管和锗管正常工作时，两端的电压几乎恒定，分别分为( )。
A.0.2-0.3V 0.6-0.7VB. 0.2-0.7V0.3-0.6VC.0.6-0.7V 0.2-0.3VD. 0.1-0.2V0.6-0.7V的大小为( )。
2.判断右面两图中，UABA. 0.6V 0.3VB. 0.3V 0.6VC. 0.3V 0.3VD. 0.6V 0.6V3.用万用表检测小功率二极管的好坏时，应将万用表欧姆档拨到（）Ω档。
A.1×10B. 1×1000C. 1×102或1×103D. 1×1054. 如果二极管的正反向电阻都很大，说明 ( ) 。
A. 内部短路B. 内部断路C. 正常D. 无法确定5. 当硅二极管加0.3V正向电压时，该二极管相当于( ) 。
A. 很小电阻B. 很大电阻C.短路D. 开路6．二极管的正极电位是-20V，负极电位是-10V，则该二极管处于（）。
A．反偏 B．正偏 C．不变D. 断路7．当环境温度升高时，二极管的反向电流将（）A．增大 B．减小 C．不变D. 不确定8．PN结的P区接电源负极，N区接电源正极，称为（）偏置接法。
半导体物理与器件(尼曼第四版)答案之第一部分-半导体属性
半导体物理与器件(尼曼第四版)答案之第一部分-半导体属性
1. 导电性：
半导体材料是指在电声信号强度及温度变化范围内，具有显著能量带隙、静电屏蔽能力和较强导电性的半导体物质。
其导电性取决于半导体物质的原子结构和物理性质。
值得注意的是，半导体材料具有非常高的电阻率，其电阻率取决于半导体材料中存在的空穴和电子的数量及相应的电子移动速率。
在常温下，半导体物质的电阻率可以达到106到1012欧姆之间的数字，而在低温和高温下，电阻率几乎可以忽略不计。
2. 光电效应：
半导体物质具有光电效应，即半导体物质可以在受到光照时发生微小变化。
由于半导体物质具有光电效应，因此，当光照在半导体物质上时，可以产生电压，从而使半导体物质的电阻率发生变化，产生静电效应。
这种光电效应可以被用于光电器件的研制中，例如太阳能电池，光敏电阻等等，具有十分广阔的应用范围。
3. 热敏性：
半导体物质具有高的热敏性，当温度发生变化时，半导体物质的性质也会发生变化。
当温度提高时，半导体物质开始呈现出热电效应，其电阻率会随着温度提高而减小，而当温度降低时，会出现负热效应，其电阻会随着温度降低而增加。
因此，半导体物质的热敏性可以被利用于研制热敏电阻、热敏电容等等的器件中。
半导体物理与器件第四版课后答案第七章
or
x p 0.0213 10 4 cm 0.0213 m
We have
max
19
eN d x n s
15 4
1.6 10 5 10 0.426 10 11.7 8.85 10
14
or
max 3.29 10 4 V/cm
7.4 (a) n-side
Nd E F E Fi kT ln n i
5 1015 1017
1 17 10 5 1015
1/ 2
5 1015 0.0259 ln 1.5 1010 or E F E Fi 0.3294 eV p-side Na E Fi E F kT ln n i 10 0.0259 ln 1.5 1010 or E Fi E F 0.4070 eV (b) Vbi 0.3294 0.4070 or Vbi 0.7364 V (c)
(a) N d 1014 cm 3 , N a 1017 cm 3 ' Si: Vbi 0.635 V Ge: Vbi 0.253 V GaAs: Vbi 1.10 V
; 1017 (c) Silicon (400 K),
n i 2.38 1012 cm 3
Semiconductor Physics and Devices: Basic Principles, 4th edition Chapter 7 By D. A. Neamen Problem Solutions ______________________________________________________________________________________ For N a N d 1014 cm 3 ; Na Nd Vbi Vt ln n2 Vbi 0.2582 V i
半导体器件物理施敏答案
半导体器件物理施敏答案【篇一：施敏院士北京交通大学讲学】t>——《半导体器件物理》施敏 s.m.sze,男，美国籍，1936年出生。
台湾交通大学电子工程学系毫微米元件实验室教授，美国工程院院士，台湾中研院院士，中国工程院外籍院士，三次获诺贝尔奖提名。
学历：美国史坦福大学电机系博士（1963），美国华盛顿大学电机系硕士（1960），台湾大学电机系学士（1957）。
经历：美国贝尔实验室研究（1963-1989），交通大学电子工程系教授（1990-），交通大学电子与资讯研究中心主任（1990-1996），国科会国家毫微米元件实验室主任（1998-），中山学术奖（1969），ieee j.j.ebers奖（1993），美国国家工程院院士（1995）, 中国工程院外籍院士 (1998)。
现崩溃电压与能隙的关系，建立了微电子元件最高电场的指标等。
施敏院士在微电子科学技术方面的著作举世闻名，对半导体元件的发展和人才培养方面作出了重要贡献。
他的三本专著已在我国翻译出版，其中《physics of semiconductor devices》已翻译成六国文字，发行量逾百万册；他的著作广泛用作教科书与参考书。
由于他在微电子器件及在人才培养方面的杰出成就,1991年他得到了ieee 电子器件的最高荣誉奖（ebers奖），称他在电子元件领域做出了基础性及前瞻性贡献。
施敏院士多次来国内讲学，参加我国微电子器件研讨会；他对台湾微电子产业的发展，曾提出过有份量的建议。
主要论著：1. physics of semiconductor devices, 812 pages, wiley interscience, new york, 1969.2. physics of semiconductor devices, 2nd ed., 868 pages, wiley interscience, new york,1981.3. semiconductor devices: physics and technology, 523 pages, wiley, new york, 1985.4. semiconductor devices: physics and technology, 2nd ed., 564 pages, wiley, new york,2002.5. fundamentals of semiconductor fabrication, with g. may,305 pages, wiley, new york,20036. semiconductor devices: pioneering papers, 1003 pages, world scientific, singapore,1991.7. semiconductor sensors, 550 pages, wiley interscience, new york, 1994.8. ulsi technology, with c.y. chang,726 pages, mcgraw hill, new york, 1996.9. modern semiconductor device physics, 555 pages, wiley interscience, new york, 1998. 10. ulsi devices, with c.y. chang, 729 pages, wiley interscience, new york, 2000.课程内容及参考书：施敏教授此次来北京交通大学讲学的主要内容为《physics ofsemiconductor device》中的一、四、六章内容，具体内容如下：chapter 1: physics and properties of semiconductors1.1 introduction 1.2 crystal structure1.3 energy bands and energy gap1.4 carrier concentration at thermal equilibrium 1.5 carrier-transport phenomena1.6 phonon, optical, and thermal properties 1.7 heterojunctions and nanostructures 1.8 basic equations and exampleschapter 4: metal-insulator-semiconductor capacitors4.1 introduction4.2 ideal mis capacitor 4.3 silicon mos capacitorchapter 6: mosfets6.1 introduction6.2 basic device characteristics6.3 nonuniform doping and buried-channel device 6.4 device scaling and short-channel effects 6.5 mosfet structures 6.6 circuit applications6.7 nonvolatile memory devices 6.8 single-electron transistor iedm，iscc, symp. vlsi tech.等学术会议和期刊上的关于器件方面的最新文章教材：? s.m.sze, kwok k.ng《physics of semiconductordevice》,third edition参考书：? 半导体器件物理(第3版)(国外名校最新教材精选)(physics of semiconductordevices) 作者:(美国)(s.m.sze)施敏 (美国)(kwok k.ng)伍国珏译者:耿莉张瑞智施敏老师半导体器件物理课程时间安排半导体器件物理课程为期三周，每周六学时，上课时间和安排见课程表：北京交通大学联系人：李修函手机：138******** 邮件：lixiuhan@案2013~2014学年第一学期院系名称：电子信息工程学院课程名称：微电子器件基础教学时数： 48授课班级： 111092a,111092b主讲教师：徐荣辉三江学院教案编写规范教案是教师在钻研教材、了解学生、设计教学法等前期工作的基础上，经过周密策划而编制的关于课程教学活动的具体实施方案。
半导体器件作业有答案
1．半导体硅材料的晶格结构是（A 金刚石B闪锌矿C 纤锌矿2．下列固体中，禁带宽度Eg最大的是（ C ）Ａ金属Ｂ半导体Ｃ绝缘体3．硅单晶中的层错属于（C）Ａ点缺陷Ｂ线缺陷Ｃ面缺陷4．施主杂质电离后向半导体提供（ B ），受主杂质电离后向半导体提供（ A ），本征激发后向半导体提供（ A B ）。
A 空穴B 电子5．砷化镓中的非平衡载流子复合主要依靠（ A ）A 直接复合B 间接复合C 俄歇复合6．衡量电子填充能级水平的是（ B ）Ａ施主能级Ｂ费米能级Ｃ受主能级 D 缺陷能级7．载流子的迁移率是描述载流子（ A ）的一个物理量；载流子的扩散系数是描述载流子（ B ）的一个物理量。
A 在电场作用下的运动快慢B 在浓度梯度作用下的运动快慢－38．室温下，半导体Si 中掺硼的浓度为1014cm －3，同时掺有浓度为 1.1 ×1015cm－3的磷，则电子浓度约为（B ），空穴浓度为（ D ），费米能级（G）；将该半导体升温至570K，则多子浓度约为（ F ），少子浓度为（F），费米能级（I ）。
（已知：室温下，－3ni ≈1.5 × 1010cm－3，570K 时，－3 ni ≈2× 1017cm－3)A 1014cm－ 3 －3B 1015cmC 1.1－3× 1015cm D 2.25 × 105cmE 1.2 × 1015cm －3F 2 ×1017cm －3 G 高于 Ei H 低于 Ei I 等于 Ei 9． 载流子的扩散运动产生（ C ）电流，漂移运动产生（ A ）电流。
A 漂移 B隧道 C 扩散10. 下列器件属于多子器件的是（B D ） Ａ 稳压二极管 Ｂ 肖特基二极管 Ｃ 发光二极管 D 隧道二极管11. 平衡状态下半导体中载流子浓度 n0p0=ni2 ，载流子的产生率等于复合率，而当 np<ni2 时，载 流 子的复合率（ C ）产生率Ａ 大于 Ｂ 等于 Ｃ 小于12. 实际生产中，制作欧姆接触最常用的方法是（ A ）Ａ 重掺杂的半导体与金属接触 Ｂ 轻掺杂的半导体与金属接触13．在下列平面扩散型双极晶体管击穿电压中数值最小的是 （ C ）A BVCEOB BVCBOC BVEBO14．MIS 结构半导体表面出现强反型的临界条件是（ B ）。
半导体物理与器件答案
半导体物理与器件答案半导体物理与器件答案篇一：半导体物理习题及答案复习思索题与自测题第一章1. 原子中的电子和晶体中电子受势场作用状况以及运动状况有何不同, 原子中内层电子和外层电子参加共有化运动有何不同。
答：原子中的电子是在原子核与电子库伦互相作用势的束缚作用下以电子XX的形式存在，没有一个固定的轨道；而晶体中的电子是在整个晶体内运动的共有化电子，在晶体周期性势场中运动。
当原子相互靠近结成固体时，各个原子的内层电子仍旧组成围绕各原子核的封闭壳层,和孤立原子一样;然而，外层价电子则参加原子间的互相作用，应当把它们看成是属于整个固体的一种新的运动状态。
组成晶体原子的外层电子共有化运动较强，其行为与自由电子相像，称为准自由电子，而内层电子共有化运动较弱，其行为与孤立原子的电子相像。
2.描述半导体中电子运动为什么要引入有效质量的概念, 用电子的惯性质量描述能带中电子运动有何局限性。
答：引进有效质量的意义在于它概括了半导体内部势场的作用，使得在解决半导体中电子在外力作用下的运动规律时，可以不涉及半导体内部势场的作用。
惯性质量描述的是真空中的自由电子质量，而不能描述能带中不自由电子的运动，通常在晶体周期性势场作用下的电子惯性运动，成为有效质量3.一般来说, 对应于高能级的能带较宽,而禁带较窄,是否如此，为什么？答：不是，能级的宽窄取决于能带的疏密程度，能级越高能带越密，也就是越窄；而禁带的宽窄取决于掺杂的浓度，掺杂浓度高，禁带就会变窄，掺杂浓度低，禁带就比较宽。
4.有效质量对能带的宽度有什么影响，有人说:有效质量愈大,能量密度也愈大,因此能带愈窄.是否如此，为什么？答：有效质量与能量函数对于K的二次微商成反比，对宽窄不同的各个能带，1〔k〕随k的改变状况不同，能带越窄，二次微商越小，有效质量越大，内层电子的能带窄，有效质量大；外层电子的能带宽，有效质量小。
5.简述有效质量与能带结构的关系；答：能带越窄，有效质量越大，能带越宽，有效质量越小。
半导体器件物理（第二版）第二章答案解析
半导体器件物理（第⼆版）第⼆章答案解析2-1．P N +结空间电荷区边界分别为p x -和n x ，利⽤2TV V i np n e=导出)(n n x p 表达式。
给出N 区空⽳为⼩注⼊和⼤注⼊两种情况下的)(n n x p 表达式。
解：在n x x =处 ()()??-=??-=KT E E n x n KT E E n x p i Fn in n FP i i nn exp exp()()VT V i Fp Fn i n n n n e n KT E E n x n x p 22exp =-= ⽽()()()000n n n n nn n n n n n n p x p p p n x n n n p x =+?≈?=+?=+ （n n n p ?=?）()()TTV Vin n n V V in n n en p n p e n n n p 2020=?+?=?+2001TV V n i n n n p n p e n n +=T V V 22n n0n i p +n p -n e =0n p =(此为⼀般结果)⼩注⼊：（0n n n p <2== ()002n n i p n n =⼤注⼊： 0n n n p >>? 且 n n p p ?= 所以 TV V ine n p 22=或 TV Vi n en p 2=2-2．热平衡时净电⼦电流或净空⽳电流为零，⽤此⽅法推导⽅程20lniad T p n n N N V =-=ψψψ。
解：净电⼦电流为()n nn nI qA D n xµε?=+?处于热平衡时，I n ＝0 ，⼜因为d dxψε=-所以nnd nn D dx xψµ?=?，⼜因为n T n D V µ=（爱因斯坦关系）所以dn nV d T=ψ，从作积分，则2002ln ln ln ln ln i a d n p T n T po T d T T a in N NV n V n V N V V N n ψψψ=-=-=-=2-3．根据修正欧姆定律和空⽳扩散电流公式证明，在外加正向偏压V 作⽤下，PN 结N 侧空⽳扩散区准费⽶能级的改变量为qV E FP =?。
模拟电子技术基础课后练习答案(国防科技大学出版社)第二章 半导体器件习题答案(大题)
习题：一．填空题1. 半导体的导电能力与温度、光照强度、掺杂浓度和材料性质有关。
2. 利用PN结击穿时的特性可制成稳压二极管，利用发光材料可制成发光二级管，利用PN结的光敏性可制成光敏（光电）二级管。
3.在本征半导体中加入＿＿5价＿＿元素可形成N型半导体，加入＿3价＿元素可形成P型半导体。
N型半导体中的多子是_自由电子_______；P型半导体中的多子是___空穴____。
4. PN结外加正向电压时导通外加反向电压时截止这种特性称为PN结的单向导电性。
5. 通常情况下硅材料二极管的正向导通电压为0.7v ，锗材料二极管的正向导通电压为0.2v 。
6..理想二极管正向电阻为__0______，反向电阻为_______，这两种状态相当于一个___开关____。
7..晶体管的三个工作区分别为放大区、截止区和饱和区。
8.. 稳压二极管是利用PN结的反向击穿特性特性制作的。
9.. 三极管从结构上看可以分成 PNP 和 NPN 两种类型。
10. 晶体三极管工作时有自由电子和空穴两种载流子参与导电，因此三极管又称为双极型晶体管。
11.设晶体管的压降U CE不变，基极电流为20μA时，集电极电流等于2mA，则β=__100__。
12. 场效应管可分为绝缘栅效应管和结型两大类，目前广泛应用的绝缘栅效应管是MOS管，按其工作方式分可分为耗尽型和增强型两大类，每一类中又分为N沟道和P沟道两种。
13. 查阅电子器件手册，了解下列常用三极管的极限参数，并记录填写题表2-1在下表中题表2-1二．选择题1.杂质半导体中，多数载流子的浓度主要取决于A。
A、杂质浓度B、温度C、输入D、电压2.理想二极管加正向电压时可视为 B ，加反向电压时可视为＿＿A＿＿。
A.开路B.短路C.不能确定3.稳压管的稳压区是二极管工作在＿＿D＿＿状态。
A.正向导通B.反向截止C.反向导通D.反向击穿4.当温度升高时，二极管的反向饱和电流将＿＿A＿＿。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
半导体器件答案
1. 简述MOSFET的短沟道效应和窄沟道效应，它们分别会对器件的的哪一个参数
发生什么样的影响？
(1) 沟道长度方向的尺寸效应：当沟道长度缩短到与漏源结深相比拟时，栅压所
控制的沟道电荷和耗尽层电荷减少。在分析阈电压时已经得到
ox
d
fFBT
C
Q
VV2
(4.144)
对于n沟道MOSFET，maxdAdxqNQ，意味着沟道下面的矩型区域的电荷都是由
栅压所控制的，或者说矩形区域的电荷对阈电压TV都有贡献。实际上，这个矩
型区域包括了漏源耗尽区的一部分，如图4.50所示，栅压控制的耗尽区电荷只
是梯形区域的部分。设对TV有贡献的平均电荷密度为QAG，由图4.50得到
QqNxLLLAGAd
max
'
2
(4.145)
式中，L为沟道的结构长度，L'为梯形耗尽区域的底边长度。令L L'= L，则
由图4.50得到
图4.50 沟道方向的小尺寸效应使栅极实际控制的空间电荷减少
2
L
xxxxjddj22212[()]
maxmax
/
(4.146)
于是，(4.145)式可以表示为
]}1)21[(1{2/1maxmaxjdjdAAGxxLxxqNQ
(4.147)
当L >>jx时，dAGQQ，否则，||||dAGQQ。从(4.144)式可以看出，对于n
沟道MOSFET，沟道方向的尺寸效应使阈电压TV降低。
(2) 窄沟道效应
在沟道的宽度方向，由于耗尽区的扩展，栅压控制的衬底耗尽区电荷比栅下
的矩形区域的电荷多。如图4.51，将W方向的扩展以1/4园柱近似，则电荷密
度的平均增加量为
WLLxqNQdA2
2
max
(4.148)
即
2maxW
x
QQdd
(4.149)
式中dQ是不考虑尺寸效应时栅压所控制的耗尽区电荷密度。由(4.144)式可
以看出，窄沟道效应使阈电压TV增加。
2、定性阐述MOSFET的基本工作原理。
答：
图4.51 沟道宽度方向的窄沟道效应，栅压控制的耗尽区电荷增加
3
对于较小的ＶＤＳ，当ＶＧＳ＜ＶＴ时，漏电流为零。当ＶＧＳ＞ＶＴ时，反型层的厚度
会定性的表明相对电荷密度，这时的相对电荷密度在沟道长度方向上为一常数，
相应的特征曲线如左上角图所示。随着漏电压的增大，漏端附近的反型层电荷密
度也将减小，漏端的沟道电导减小，ID-VDS特性曲线的斜率也将减小，如右上角
图所示。当ＶＤＳ增大到漏端的氧化层压降等于ＶＴ时，漏端的反型层电荷密度为
零，此时漏端的电导为零，即ID-VDS特性曲线的斜率也为零，如左下角图所示。
当ＶＤＳ继续增大，使其大于ＶＤＳ（sat）时，沟道中的反型电荷为零的点移向源端。
这时，电子从源端进入沟道，通过沟道流向漏端。在电荷为零的点处，电子被注
入空间电荷区，并被电场扫向漏端。如果假设沟道长度的变化△L相对于初始沟
道长度L而言很小，那么ＶＤＳ＞ＶＤＳ（sat）时漏电流为一常数，如右下角图所示。
3、简要说明：①MOSFET的亚阈工作状态是利用沟道（强反型层）进行导电的吗？
②MOSFET的亚阈工作电流是多数载流子的漂移电流吗？③亚阈工作电流与栅极
电压之间有什么样的关系？④亚阈状态的重要长处是什么？
【解答】①MOSFET的亚阈工作状态是半导体表面弱反型（耗尽层厚度很大）的
状态，没有出现沟道（强反型层），所以亚阈工作状态不是利用沟道进行导电的。
②亚阈工作电流是MOSFET中的寄生n-p-n/BJT的电流，是少数载流子在半导体
表面势阱（不是沟道）中的扩散电流，不是多数载流子漂移电流。③亚阈工作电
流要受到半导体表面势阱深浅（即表面势）的影响，而半导体表面势是受栅电压
控制的，亚阈工作电流与栅电压基本上有指数函数的关系。④因为亚阈电流很小，
4
则用作放大的增益也很小，所以亚阈工作状态不宜于放大使用；但是这种很小的
亚阈电流却能够很好地受到栅电压控制，所以可用作为开关，并且正因为电流很
小，故功耗很低，这就是亚阈工作状态的重要长处，同时这也就是为什么大规模
集成电路中往往采用亚阈工作状态MOSFET的原因。
4、一n沟道增强型MOSFET
(1) 画出其结构简图。
(2) 画出其输出特性及转移特性曲线。
(1) 结构简图：
(2)输出特性曲线：
转移特性曲线：
5
5. 硅n沟道MOSFET， n+多晶硅栅极， Na= 21016 cm3, tox = 50 nm, Qox = 21011
cm2. 计算阈值电压。
衬底费米势
(V) 365.0105.1102ln0259.0ln1016
i
a
fp
nNq
kT
氧化层电容
)(F/cm 109.610501085.89.328714oxoxoxtC
衬底最大耗尽层厚度
(cm) 1017.2]102106.173.01085.87.112[])2(2[52/11619142/1maxafpsdqNx
衬底耗尽层电荷
)(C/cm 10944.61017.2102106.12851619maxdadxqNQ
氧化层等效电荷
)(C/cm 102.3102106.1281119oxQ
近似认为，对于n+ 多晶硅栅极，费米能级FE与导带底能级CE重合，则n+ 多晶
硅栅极与衬底功函数差为
6
(V) 925.0)365.056.0()2(
fpgms
E
阈值电压
(V) 348.0543.0925.073.0109.610)944.62.3(925.073.0288oxoxmsoxdfpTCQCQV