实验十四 VCO锁相环电路实验
锁相环特斯拉线圈制作图解
锁相环特斯拉线圈制作图解成品镇楼————————————————————————项目：锁相环特斯拉线圈（PLLsstc）难度：★★★★☆☆极客指数：★★★★☆☆时间：两周嘿喂狗（～￣▽￣）～————————————————————————首先什么是特斯拉线圈呢？特斯拉线圈，是塞尔维亚籍科学家尼古拉·特斯拉于1891年发明，用来演示无线输电以及高频高压交流电特性的装置。
特斯拉线圈又叫泰斯拉线圈，因为这是从“Tesla”这个英文名直接音译过来的。
固态特斯拉线圈还可以通过音频来控制，使电路推动空气发声。
这是一种分布参数高频共振变压器，可以获得上百万伏的高频电压。
根据特斯拉线圈由LC振荡接收能量的原理，设计出了极具现代感的SSTC固态特斯拉线圈······巴拉巴拉······想知道的请找百度百科。
╰（￣▽￣）╭向伟人尼古拉·特斯拉致敬！！————————————————————————第一先百度一下电路图，理解一下它的原理。
不然都头来都不知自己做了什么。
特斯拉线圈是一种利用谐振原理运作的“升压变压器”首先，对次级线圈发射一些能量，使它内部有高频交流电（LC振荡），然后会发射出电磁波。
电磁波被天线或磁环接收，经过CD4046内部的电路，锁定谐振范围，然后输出相应频率的方波信号输入两枚功率放大芯片，再通过GDT（Gate Driver Transformer，门驱动变压器）输入到一个半桥（功率放大电路）中，产生强度较高的电磁波，被次级线圈接收。
此时次级线圈内再次有了能量，会。
锁相环电路的设计及相位噪声分析
和响应速度之间折衷考虑，相位裕度越大，系统越稳定，但是响应速度变慢。
这里取相位裕度为６０度。
同样的，这两个环路参数是估计出来的，在实际电路中仍然需要多次考虑。
最后根据上面的两个环路参数，利用第二章第六节的公式２－２２到２－２４可以计算出低通滤波器的电阻和电容的值大约为：Ｒ２＝１２Ｋ，Ｃ２＝１３８ＰＦ，ＣＩ＝１ＩＰＦ。
根据以上估算的参数可以将锁相环系统的幅频和相频特性曲线画出，如图４．２所示。
图４－２ＰＬＬ的幅频与相频特性曲线４．３锁相环系统级模型４．３．１Ｍａｔｌａｂ构造数学模型Ｍａｕａｂ是ＭａｔｈＷｏｒｋｓ公司开发的具有强大科学运算功能的数学工具，其中的软件包－－Ｓｉｍｕｌｉｎｋ是专门用于数学建模的工具。
通过建立锁相环系统的线性模型，如图４—３所示，分别建立环路中每个模块的传输函数，然后设置输入输出点。
该线性模型不仅可以分析系统的冲击响应和阶跃响应，还可以分析零极点与波特图。
冲击响应和阶越响应的模拟结果如图４－４所示，此模型可以很方便的修改参数，仿真速度非常快，模拟结果也非常直观，对于理解二阶系统的特性非常有帮助。
ｔ№啦＊血瞻呻目删ｅ，ｒａ口ａａｐ蝌ｍ鼬ｒｔｒａｒｔｉｍ＇哥缸眦ｈ恤啪蚓ｏｆ恤ＶＣＯ图４－３Ｍａｔｌａｂ建立ＰＬＬ的线性模型图４—４ＰＬＬ的阶跃响应与冲击响应４．３．２ＶｅｒｉｌｏｇＡ构造行为级模型ＶｅｒｉｌｏｇＡ语言是Ｖｅｒｉｌｏｇ硬件描述语言的扩展，主要用来描述模拟系统的结构和行为，包括电子，机械，流体力学和热力学系统等㈣。
下面给出ＶｅｒｉｌｏｇＡ描述锁相环的行为级模型，并应用Ｍｉｃａ进行仿真。
首先，以电阻的行为级模型为例，简单的说明一下ＶｅｒｉｌｏｇＡ语言的特点和应用。
、ｉｎｃｌｕｄｅ“ｄｉｓｃｉｐｌｉｎｅｓ．”’’ｉｎｃｌｕｄｅ“ｃｏｎｓｔａｎｔｓ．ｈ，’ｍｏｄｕｌｅｒｅｓ（ａ，ｂ）；ｉｎｏｕｔａ，ｂ；ｅｌｅｃｔｒｉｃａｌａ，ｂ；ｐａｒａｍｅｔｅｒｒｅａｌＲ２１．Ｏ：ａｎａｌｏｇｂｅｇｉｎＩ（ａ，ｂ）＜＋Ｖ（ａ，ｂ）／Ｒ；／／Ａｌｔｅｍａｔｉｖｅ：Ｖ（ａ，ｂ）＜＋Ｉ（ａ，ｂ）４Ｒ；第五章锁相环电路设计及模拟第五章锁相环电路设计及模拟５．１整体设计本章主要是关于锁相环的晶体管级电路的设计，不但详细的分析了电路的结构，而且给出了模拟结构及相关的解释。
实验十一 锁相环调频与鉴频电路
实验十一锁相环调频与鉴频电路实验目的1. 加深锁相环工作原理和锁相环调频与鉴频的原理的理解。
2.掌握锁相环调频与鉴频的测试方法。
二、实验使用仪器1．锁相环调频与测试实验板、锁相环鉴频实验板2．高频信号源、低频信号源、100MHz双踪示波器、谱分析仪、万用表。
三、实验基本原理与电路1．锁相调频电路锁相调频原理框图如图11-1所示。
载波为频率稳定性很高的方波。
相位比较器的输出中包含了载波与已调波之间的相位差形成的直流电压和信号的交流电压，若低通滤波器的幅频特性与信号的幅频特性之间基本互不重叠，那么低通滤波器的输出中将不包含信号的频率分量，而只有与载波锁定后的直流电压，所以已调波的载频被锁定在输入载波的频率上。
图11-1锁相调频原理框图与频谱关系采用CD4046锁相环集成芯片来实现鉴频的实验电路如图10-5所示。
2．锁相鉴频电路锁相环鉴频电路的系统原理框图如图11-2所示，设输入为，输出为，低通滤波器的传递函数为。
图11-2锁相鉴频电路的原理框图为直流分量，经隔直电路将被隔除，输出端仅有由输入引起的输出。
由正弦信号进过线性系统的输出为幅值被传递函数的幅频特性函数加权，相位增加传递函数的相频特性函数，输出可表示为采用CD4046锁相环集成芯片来实现鉴频的实际电路如图11-3所示。
调频信号FM从相位比较器I输入（14端），PLL入锁后，VCO的振荡频率将跟踪调频信号的频率变化，经低通滤波器滤去载频信号后，从10端输出解调信号。
四、实验内容1.锁相环路调频电路调频2.锁相环路鉴频电路鉴频五、实验步骤1. 锁相环路调频电路调频实验电路如图10-5选择相位比较器1。
接通J1、J3下、J4， J2下。
用高频信号源输出频率为500KHz、幅值为10V的01方波，作为载波由IN1输入到实验电路。
用低频信号源输出频率为1kHZ、幅值为1V的调制信号从IN2加入。
在OUT 端可得到调频波中心频率为500KHz的调频信号。
高频电子线路(第五版)课件：锁相技术及频率合成
锁相技术及频率合成
图8.3 常用正弦鉴相器模型
锁相技术及频率合成
锁相技术及频率合成 在同频率上对两个信号的相位进行比较,可得输入信号
ui(t)的总相
式中,φi(t)是以ωrt 为参考的输入信号瞬时相位;Δωi 称为环路 的固有频差,又称起始 频差。
锁相技术及频率合成
锁相技术及频率合成
图8.4 正弦鉴相器的鉴相特性及其电路模型
锁相技术及频率合成
图8.13 一阶锁相环路的相图
锁相技术及频率合成
由图8.13可以看出,环路并不是对任意大小的固有频差 Δωi 都能进行捕捉锁定的。当 Δωi >A= AdA0 时,相轨迹与横 轴没有交点,即没有平衡点,环路失锁,如图8.13(b)所 示,这时 相点总是向右移动(若 Δωi <-A=- AdA0,则相点总是向左移动)。 当| Δωi |≤ AdA0时,相轨迹与横轴有交点,环路可以进入锁定状 态。由图8.13(a)可以看出,当| Δωi |≤ AdA0 时,相轨迹与横轴有 两个交点,环路可以进行捕捉锁定。
锁相技术及频率合成
当环路未加输入信号ui(t)时,VCO 上没有控制电压,它的 振荡频率为ωr。若将频率 ωi 恒定的输入信号加到环路上去, 固有频差(起始频差)Δ ωi = ωi - ωr,因而在接入ui(t)的 瞬间,加 到鉴相器的两个信号的瞬时相位差
锁相技术及频率合成
下面分三种情况进行讨论: (1)Δωi(t)较小,即 VCO 的固有振荡频率ωr 与输入信号频 率ωi 相差较小。 (2)Δωi较大,即ωr与ωi相差较大,使 Δωi超出环路滤波器 的通频带,但仍小于捕捉 带 Δωp。
锁相技术及频率合成 压控振荡器的输出反馈到鉴相器上,对鉴相器输出误差
锁相实验指导内容
实验一 锁相环单元实验一、实验目的1、掌握通用单片集成锁相环LM565的工作原理和应用。
2、了解锁相环LM565参数的计算方法。
二、实验仪器1、EE1642B 型函数信号发生器/计数器 1台2、6504双踪示波器 1台 ３ 锁相技术实验箱三、实验原理和电路说明1、芯片简介LM565是一块工作频率低于1MHz 的通用单片集成锁相环路，其组成方框图如图1-1图1-1 LM565CN 方框图荡器和放大器三部分。
鉴相器为双平衡模拟相乘电路，压控振荡器为积分—施密特电路。
输入信号加在2、3端，7 端外接电容器C 与放大器的集电极电阻R （典型值为3.6K ）组成环路滤波器。
由7端输出的误差电压在内部直接加到压控振荡器的控制端。
6端提供了一个参考电压，其标称值与7端相同。
6、7端可以一起作为后接差动放大器的偏置。
压控振荡器的定¸¸¸¸¸¸¸¸VCO¸¸¸·¸¸¸¸¸¸¸¸¸÷¸¸图1-2 LM565CN 引脚图时电阻T R 接在8端，定时电容T C 接在9端，振荡信号从4端输出。
压控振荡器的输出端4与鉴相器反馈输入端5是断开的，允许插入分频器来做频率合成器。
对LM565而言，压控振荡器振荡频率可近似表示为：TT C R f 42.1≈压控灵敏度为 ：C E f K 500=式中C E 是电源电压（双向馈电时则为总电压）。
鉴相灵敏度为：π4.1=d K放大器增益为 ：4.1=ALM565工作频率范围为0.001Hz~500KHz ，电源电压为±6~±12V ，鉴频失真低于0.2%，最大锁定范围为±60%f ，输入电阻为10K ，典型工作电流为8mA 。
实验十集成电路（锁相环）构成的频率解调器
实验十集成电路（锁相环）构成的频率解调器学生实验报告实验课名称：高频电子线路实验项目名称：集成电路（锁相环）构成的频率解调器专业名称：电子科学与技术班级：32051002学号： 39学生姓名：柴红教师姓名：李演明2012年12月13日一、实验名称：集成电路（锁相环）构成的频率解调器二、实验目的：1.了解用锁相环构成调频波的解调原理。
2.学习掌握集成电路频率调制器/解调器系统的工作原理。
三、实验要求：1.查阅有关锁相环内部结构及工作原理。
2.弄清锁相环集成电路与外部元器件之间的关系。
四、实验仪器与设备：1.双踪示波器2.频率计3.万用表4.实验板G5五、实验电路说明：图10-1为565（PLL 单片集成电路）的框图及管脚排列，锁相环内部电路由相位鉴别器、压控振荡器、放大器三部分构成，相位鉴别器由模拟乘法器构成，它有二组输入信号，一组为外部管脚②、③输入信号e 1，其频率为f1；另一组为内部压控振荡器产生信号e 2，经④脚输出，接至⑤送到相位鉴别器，其频率为f2，当f1和f2差别很小时，可用频率差代表两信号之间的相位差，即f1- f2的值使相位鉴别器输出一直流电压，该图10-1 565（PLL ）的框图及管脚排列电压经⑦脚送至VCO 的输入端，控制VCO ，使其输出信号频率发生变化f2发生变化，这一过程不断进行，直至f2= f1为止，这时称为锁相环锁定。
六、实验内容：实验电路见图10-2输入输入VCO 输出频率F2相位鉴别器VCO 输入参考电压输出VCO 控制电压时基电阻时基电容+VCC图10-2 565（PLL）构成的频率解调器正弦波解调器调R P使其中VCO的输出频率f0（A点：即④⑤脚）为50KHz。
先按实验九的实验内容2（2）a的要求获得调频方波输出信号（③脚），要求输入的正弦调制信号e m为：V P-P=0.8V，f=1KHz，然后将其接至565锁相环的IN 输入端，调节566的R P1（逆时针旋转）使R最小，用双踪示波器观察并记录566的输入调制信号e m和565“B”点的解调输出信号。
感应加热电源全数字锁相环实验报告
感应加热电源全数字锁相环实验报告（3）江小宁（深圳市北辰亿科科技有限公司）一、 实验目的1. PWM 占空比的变化对电压电流相角的影响。
2. 改进设计方案。
二、 实验步骤1. 用matlab 算出相应频率对应的电压与电流的相位差。
2. 发出固定频率，同时改变同一路PWM 的占空比，用示波器测得电压与电流的相位差，并记录。
3. 改变频率，重复2。
4. 发出固定频率，只改变同一路的一个PWM 波的占空比，用示波器测得电压与电流的相位差，并记录。
5. 改变频率，重复4.6. 制作表格，对比相位差的变化。
三、 实验仪器a) FPGA 实验板。
b) 信号发生器。
c) 示波器。
d)霍尔电流传感器。
四、 实验数据R=51欧，L=4.7mH,C=59ns 谐振频率khz LCf 562.9210==π品质因数53.50==RLw Q 注：表中的“-”号表示电流超前电压的相角。
表中的相位差指的是进入鉴相器时的相位差，电压信号人为延时3.6us 。
表1 同时改变同一路的占空比时，相位差的变化表2 只改变同一路的其中一个pwm 的占空比时，相位差的变化五、 实验数据分析从表1和表2中可以看出随着占空比的减小，用示波器测得的电压与电流的相位差也随之减小，甚至出现电流超前电压，与理论相位差相差越来越大。
表1与表2对比可得，只改变一个pwm 波的占空比会比同时改变两个pwm 波的占空比对相位差产生的影响小一点，但还是有影响。
远离谐振频率的相角影响要比近谐振的小。
可能原因是IGBT 开通的时间过短，影响了电流的振荡，以及二极管续流。
六、 实验结论由于占空比改变，而频率不变频率 电压信号占空比电压与电流的相位差理论相位差 9.7khz46.1% 13.27° 9.3°38.3%-10.13° 11khz 45.6% 41.58° 57.35° 36.8%9.9°频率 电压信号占空比 电压与电流的相位差理论相位差 9.7khz 46.1% 38.3% 2.1° 9.3° 46.1% 34.4% -3.8° 11khz45.6% 36.8% 27.32° 57.35° 45.6%32.4%20.2°。
滤波法及数字锁相环法位同步提取实验-模拟锁相环实验-载波同步帧同步实验
实验十九滤波法及数字锁相环法位同步提取实验实验项目三数字锁相环法位同步观测（1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。
（2）观测“数字锁相环输入”和“鉴相输出”。
观测相位超前滞后的情况从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。
数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。
在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。
经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。
思考题：分析波形有何特点，为什么会出现这种情况。
因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。
思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。
而这种引入的误差是无法消除的。
减小相位抖动的方法就是将分频器的分频数提高。
实验二十模拟锁相环实验实验项目一VCO自由振荡观测（1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。
对比波形可以发现TH8与TH4信号输入与输出错位半个周期实验项目二同步带测量（1）示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4输出处于锁定状态。
将正弦波频率调小直到输出波形失锁，此时的频率大小f1为400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为9.25kHz 。
锁相环PLL设计调试小结
锁相环设计调试小结一、系统框图二、锁相环基础知识及所用芯片资料（摘录）（一）、并行输入 PLL （锁相环）频率合成器MC145152-2MC145152 是 MOTOROLA 公司生产的大规模集成电路，它是一块采用并行码输入方式设定，由16根并行输入数据编程的双模 CMOS-LSI 锁相环频率合成器，其内部组成框图如图 3-32-3 所示。
N 和 A 计数器需要 16 条并联输入线，而 R 计数器则需要三条输入线。
该芯片内含参考频率振荡器，可供用户选择的参考频率分频器（12X8 ROM 参考译码器和12BIT ÷R 计数器组成的参考频率fr ），双端输出相位检测器，逻辑控制，10比特可编程序的÷N(N=3~1023) 计数器和 6比特可编程的÷A(A=3~63)计数器和锁定检测部分.10比特 ÷ N 计数器，6 比特÷ A 计数器，模拟控制逻辑和外接双模前置分频器(÷P /÷P +1)组成吞食脉冲程序分频器，吞脉冲程序分频器的总分频比为：N T =P*N+A 。
MC145152 的功能：* 借助于 CMOS 技术而取得的低功耗。
* 电源电压范围 3~9V 。
* 锁相检测信号。
* 在片或离片参考振荡器工作。
* 双模并行编程。
* N 范围 =3~1023,A 范围 =0~63。
*用户可选的 8 个 R 值：8 ，64 ， 128 ， 256 ， 512 ， 1024 ， 1160 ，2048． * 芯片复杂度——8000 个场效应管或 2000 个等效门。
鉴相器MC145152 环路滤波器 LPF压控振荡器 MC1648分频器MC12017频率输出引脚说明：N0-N9 （11-20 ）：÷ N 计数器的编程输入端。
当÷ N 计数器的计数为0 时，这N个输入供给预置÷ N 计数器的数据。
N0 为最低位，N9 为最高位。
VCO原理及测试
VCO原理及测试VCO（Voltage Controlled Oscillator）是一种基于电压控制的振荡器，其输出频率可以通过输入的电压进行控制。
VCO广泛应用于通信系统、频率合成器、频率调制和解调器、调频电视以及合成钟等领域。
本文将介绍VCO的原理及相关测试方法。
1.VCO原理VCO的原理基于控制电压与输出频率之间的线性关系。
VCO通常由一个正反馈环路组成，其中的线性元件可以是晶体振荡器、LC谐振电路或者其他振荡回路。
通常，控制电压通过改变正反馈环路中的电流、频率或电容来调节输出频率。
VCO的原理电路可以分为两种主要类型：电容调整型和电流调整型。
-电容调整型：电容调整型VCO中，输出频率与电容的值成反比。
通过改变输入电压来调整电容的值，就可以控制输出频率。
常见的电容调整型VCO包括压电振荡器和LC振荡器。
-电流调整型：电流调整型VCO中，输出频率与电流的值成正比。
通过改变输入电压来调整电流的值，就可以控制输出频率。
常见的电流调整型VCO包括晶体振荡器和四极管电流源振荡器。
2.VCO测试方法VCO的测试方法涉及到一系列的参数和性能指标，包括频率范围、线性度、相位噪声、单边带噪声功率、调制响应等。
（1）频率范围测试：频率范围测试是评估VCO的核心参数之一、测试过程中，需要利用电压信号或其他控制信号来调节输入电压，并测量相应的输出频率。
输出频率应随输入电压的变化按线性关系变化，从而确保VCO是可调的。
（2）线性度测试：线性度测试是评估VCO输出频率与控制电压之间关系的线性程度。
在测试过程中，通过改变控制电压，测量输出频率的变化，并与理论值进行比较。
线性度可以通过绘制输出频率与输入电压的关系曲线来表示。
（3）相位噪声测试：VCO的相位噪声指输出信号在频率上的稳定性。
相位噪声测试通常使用专业的频谱仪进行测量。
测试时，VCO的输出信号的功率谱密度将被测量并与参考噪声进行比较。
较低的相位噪声值表示VCO具有更好的频率稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十四 VCO锁相环电路实验 【实验内容】 1.基本锁相环实验 2.同步带与捕捉带的带宽测量实验 3.锁相式数字频率合成器实验 【实验目的】 1.掌握VCO压控振荡器的基本工作原理，加深对基本锁相环工作原理的理解。 2.熟悉锁相式数字频率合成器的电路组成与工作原理。 【实验环境】 1.分组实验：两人一组或者单人 2.设备：实验箱一台、示波器 【实验原理】 本单元可做基本锁相环和锁相式数字频率合成器两个实验。总体框图如图1，电路原理如图2：
相位比较器环路滤波
压控振荡VCO外接频率控制电路百位十位个位GND
``
D-VCOINF1132K401TP401145K402312TP403VCO IN94
VCO OUT
67
12
8 4 2 18 4 2 18 4 2 1N程序分频器3
TP402
图1 总体框图 123456ABCD654321DCBATitle
NumberRevisionSizeBDate5-Jun-2006Sheet of FileE:\OBS\Sheet1.DDBDrawn By
AIN14BIN3VCIN9INH5CA6CB7R111R212PCP1PC12
PC213
VCOUT4SF10ZEN15
U4014046
123456789
RR401P-510K12345RR402P510K12345678161514131211109U402452212345678SW401SW-DIP412345678SW402SW-DIP412345678SW403SW-DIP4K4013PINR4111KR4121KR403100KR4045.1KK4023PINGNDC4025PC40310PC40420PC40540PR40110KGNDR40610KR407100KR408510KR4131KR402300KGNDP05P111P214P32CF13PE3MR10INH4CLK6Q07Q19Q215Q31"0"12VCC16U4044522P05P111P214P32CF13PE3MR10INH4CLK6Q07Q19Q215Q31"0"12VCC16U4034522P05P111P214P32CF13PE3MR10INH4CLK6Q07Q19Q215Q31"0"12VCC16U4024522
D-VCOINF1
C401683GNDK400VCCR414
1K
D?LED
U?GND
VCCGNDT1T2T3T4T5T6T8T9
GNDT9T10T11T12
图2 电路原理图 1、4046锁相环芯片介绍 4046锁相环的功能框图如图8-3所示。外引线排列管脚功能简要介绍： 第1引脚（PD03）:相位比较器2输出的相位差信号，为上升沿控制逻辑。 第2引脚（PD01）:相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性PD01=PDI1PDI2 第3引脚（PDI2）:相位比较器输入信号，通常PD为来自VCO的参考信号。 第4引脚（VCO0）:压控振荡器的输出信号。 第5引脚（INH）:控制信号输入，若INH为低电平，则允许V工作和源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。 第6引脚（CI）:与第7引脚之间接一电容，以控制VCO的振 荡频率。 第7引脚（CI）:与第6引脚之间接一电容，以控制VCO的振 荡频率。 第8引脚（GND）:接地。 第9引脚（VCOI）:压控振荡器的输入信号。 第10引脚（SF0）：源极跟随器输出。 第11引脚（R1）：外接电阻至地，分别控制VCO的最高和最 低振荡频率。 第12引脚（R2）：外接电阻至地，分别控制VCO的最高和最低振荡频率。 第13引脚（PD02）：相位比较器输出的三态相位差信号，它采用PDI1、PDI2上升沿控制逻辑。 第14引脚（PDI1）:相位比较器输入信号，PDI1输入允许将0.1V 左右的小信号或方波信号在内部放大并再 经过整形电路后，输出至相位比较器。 第15引脚（VI）：内部独立的齐纳稳压二极管负极，其稳压值 V≈5～8V，若与TTL电路匹配时，可以用来 作为辅助电源用。 第16引脚（VＤＤ）：正电源，通常选＋5V或＋１０Ｖ，＋１５Ｖ。
自偏电压相位比较器1VCO压控振荡器振荡跟随器相位比较器2PD1114VDD 16PD123VCO19GND 8VZ15INH5PD012PD02PD03
13
1
VCO 0R1R2
4111267C1
10SF0
2．VCO压控振荡器 所谓压控振荡器就是振荡频率受输入电压控制的振荡器。 4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压可工作在3～18V之间。本电路取＋5V电源。它利用由门电路组成的ＲＳ触发器控制一对开关管轮番地向定时电容C1正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流成正比。与C1地容量成反比，振荡频率不仅与定时电容Ｃ１、外加控制电压Ui有关而且还与电源电压有关，与外接电阻Ｒ１、Ｒ2地比值也有关。
3．锁相式数字频率合成器工作原理 从图8-2可见，U402（MC14522）、U403（MC14522）、U404（MC14522）为三级可预置分频器，全部采用可预置BCD码同步1/N计数器MC14522，可由4位小型拨动开关选择。U402、U403、U404分别对应着总频比N地百位、十位、个位分频器，U402、U403、U404的输入端一方面SW401、SW402、SW403分别置入分频比的百位数、十位数、个位数以8421BCD码形式输入，使用时按所需分频比N预置好SW401、SW402、SW403的输入数据，f0＝N·ｆ
R,3位程序分频器MC14522的数据输入端P0～P3分别接有510KΩ的下拉电阻，当SW401、SW402、SW403没有对该系统单元数据输入时，即开路状态时，此时下拉电阻把数据输入端置“0”电平；当SW401、SW402、SW403工作时，则有相应的“1”电平输入到数据输入端，使之置于“1”电平状态，以便程序分频器进行处理。 在图8-2电路图中，当程序分频器的分频比N置成1，也就是把SW401、SW402均断开，SW403置成“0001”状态。这时，该电路就是一个基本锁相环电路。 当三级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成电路。输入频率转换开关K401进行选择，当K401的2与1相连接，则把来自实验一的时钟信号发生器1KHz方波信号输入到该14引脚；若K401的2与3相连接，则必须用外接信号源所产生的1KHz方波信号，通过输入信号插座S401引入。当锁相环锁定后，可得到：fR=fv 其中fv＝f0/N_, 代入得：fR=f0/N 移项得：f0=N·fR 由此可知，当fR固定不变时，改变三级程序分频器的分频比N，VCO的振荡输出频率（也就是频率合成器的输出频率）f0也得到相应的改变。 这样，只要输入一个固定信号频率fR，即可得到一系列所需要的频率，其频率间隔等于fR,这里为1KHz。选择不同的fR，可以获得不同fR的频率间隔。在用实验一信号发生器产生的时钟信号频率时，其准确频率为1.024KHz,而不是1KHz。因而经过三级程序分频器与锁相实验后，VCO压控振荡器的输出频率也应当是1.024KHz的N位数。
【实验内容】 （一）基本锁相环实验 1、观察锁相环路的同步过程； 2、观察锁相环路的跟踪过程； 3、观察锁相环路的捕捉过程； 4、测试环路的同步带与捕捉带，并计算它们的带宽。 （二）锁相式数字频率合成器实验 1、在程序分频器的分频比N＝1、10、100三种情况下： （1）测量输入参考信号的波形； （2）测量频率合成器输出信号的波形。 2、测量并观察最小分频比与最大分频比。
【实验步骤】 （一）基本锁相环实验 1. 观察环路的同步过程 锁相环在锁定状态下，如果输入信号参考频率fR 保持不变，而VCO的振荡频率f0发生漂移导致fv≠fR时，则在环路的反馈控制作用下，使f0恢复仍然保持fc= fR的状态，这种过程叫做同步过程。 （1）实验方法：将图7-2电路图中SW401、SW402、SW403设置为001状态，此时分频比为U＝1。即将程序分频器的分频比设置为1（预置为001状态）。实验电路的锁相环即成为基本锁相环。其fv=f0/N=f0/I=f0
（2）以外接信号源作参考信号（加入方波信号源。接通K401
的2、3）。令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于相位比较器的fR端。在TP402处测量fv，我们可看到，这时fv经过环路的反馈控制，将偏离前项测出的f0的