60进制计数器课程设计
实验6.6 计数、译码和显示电路(60进制)
数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。
2.掌握计数器、译码器和七段显示器的综合应用。
3.掌握用示波器测试计数器输出波形的方法。
二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。
完成表6-6-1及6-6-2测试，个位波形测试。
三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。
四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器，COM接地；BS311101共阳极显示器，COM 接电源+5V 。
输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。
当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。
译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；ET 、EP ：使能端，高电平有效；CP ：计数器时钟；D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。
输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。
六十进制计数器的仿真与设计
图 15 60 进制计数器电路 PCB 图
通过上面的电路板 PCB 图，此电路板有两个数码显示管、两个芯片和插口以及 连线组成，所以计数器的数字将会由数码显示管显示出来。 5.设计体会：
自己对 Multisim 7.0 有了进一步的了解，接触了以前自己没有接触过元件和这些 元件所在库，这个软件可以进行电路的连接以及仿真，对于 Multisim 7.0 这些虚拟元 件和现实元件有了了解，对于如何改变元件参数也有了一定的掌握。当然，自己在以 后的学习中会更加努力学习。争取多多掌握一些自己专业相关的知识，丰富自己的知 识面。
图 4 非门 74LS04D 逻辑框图
原理说明：
非门逻辑关系：Y=(A)’
图 5 用于计数的发光二极管 3word 格式支持编辑，如有帮助欢迎下载支持。
工作状态 置零 预置数 保持
保持 计数
文档从互联网中收集，已重新修正排版，word 格式支持编辑，如有帮助欢迎下载支持。
图 6 提供高电平的电压源
2.4 六十进制计数器仿真原理图 六十进制计数器仿真原理图如图 9 所示。
图 10 60 进制计数器仿真原理图
六十进制计数器主要测试点:
观察数码显示器，计数状态从 0～59，再从 0 开始计数，并有译码显示并产生进
位输出。
2.5 测试方案
2．5.1 所需元件及其用途
采用 76LS16ຫໍສະໝຸດ 同步十进制计数器两片级联的形式构成一百进制计数器，再用置数
图 9 protel DXP 软件的原理框图
通过 protel DXP 绘制的 60 进制计数器原理图由两个数码显示管、两个芯片以及插线
组成，将会实现 60 进制计数器的显示完成。所完成的数字将会在数码显示管上面显
EDA技术六十进制计数器实验报告
六十进制计数器一、设计任务利用Verilog HDL 编程语言编写代码并下载到试验箱中，在七段数码管上实现六十进制计数器的功能。
二、设计过程程序中输入信号为时钟信号clk和异步置数端clr，输出信号为七位的out端和两位的选通信号ctr。
为实现六十进制计数器的功能，程序中使用了三个always块语句，第一个always块结合第三个always块共同实现了七段数码器的功能，即将十进制数字在七段译码管上正确显示。
代码实现为：always @ (posedge clk or negedge clr)beginif(!clr) begin state=s0 ; ctr=0 ;endelsebegincase (state)s0:begin ctr=2'b10; temp=temp_a; state=s1; ends1:begin ctr=2'b01; temp=temp_b; state=s0; endendcaseif(cp==2)beginc=1;cp=0;endelsebegincp=cp+1;c=0;endendendalways @ (temp)begincase(temp)4'd0:out=7'b1111110;4'd1:out=7'b0110000;4'd2:out=7'b1101101;4'd3:out=7'b1111001;4'd4:out=7'b0110011;4'd5:out=7'b1011011;4'd6:out=7'b1011111;4'd7:out=7'b1110000;4'd8:out=7'b1111111;4'd9:out=7'b1111011;default:out=7'b0000000;endcaseendendmodule第二个always块则使用控制语句实现了{temp_a,temp_b}从0到59的跳转，实现了六十进制计时器的基本功能。
VHDL60进制计数器加法器设计实验
实验四、计数器设计实验1、实验目的1）学习计数器不同设计方法。
2）学习掌握VHDL中不同输出类型在具体应用时的区别（OUT、INOUT、BUFFER）。
3）学习掌握时序电路仿真方法。
2、实验内容1）采用VHDL设计方法，设计一个60进制计数器，采用BCD码输出。
2）给出上述设计的仿真结果。
3、实验设备1）清华同方PⅣ2.4G\256M60G2）ISE 6.2i—Windows软件系统4、实验步骤1）创建工程2）VHDL输入3）检查语法4）建立测试激励波形进行仿真5、实验程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT ISPORT( CLK,EN,CR :IN STD_LOGIC;LD :IN STD_LOGIC;D :IN STD_LOGIC_VECTOR(7 DOWNTO 0); CO :OUT STD_LOGIC;Q :OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END COUNT;ARCHITECTURE A OF COUNT ISSIGNAL QN :STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINCO<='1' WHEN(QN=X"59" AND EN='1')ELSE'0';PROCESS(CLK,CR)BEGINIF(CR='0')THENQN<=X"00";ELSEIF(CLK'EVENT AND CLK='1') THENIF (LD='0') THENQN<=D;ELSIF(EN='1') THENIF QN(3 DOWNTO 0)=9 THENQN(3 DOWNTO 0)<="0000";IF QN(7 DOWNTO 4)=5 THENQN(7 DOWNTO 4)<="0000";ELSEQN(7 DOWNTO 4)<= QN(7 DOWNTO 4)+1;END IF;ELSEQN(3 DOWNTO 0)<= QN(3 DOWNTO 0)+1;END IF ;END IF;END IF ;END IF;END PROCESS;Q<=QN;END A;6、仿真结果1）测试激励波形 2）仿真结果从仿真结果来看输出q从00000000逐渐加1变化到01011001，然后又变回到00000000，由此可以看出上述电路完成了六十进制计数器的功能。
60进制计数器设计说明
由200HZ，5V电源供给。
作高位芯片与作低芯片位之间级联。
4)两个芯片间的级联。
2.六十进制计数器设计描述2.1设计的思路1)芯片介绍：74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。
RD=0，LD=0时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成预置数功能。
2)十进制可逆计数器74LS192引脚图管脚及功能表3)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-4 74LS192的引脚排列及逻辑符号（a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。
输入输出MR P3 P2 P1 P0 Q3 Q2 Q1 Q01 ×××××××0 0 0 00 0××d c b a d c b a0 11××××加计数1 1 ××××减计数4)利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。
5)如下图：2.2设计的实现1)两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS192连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。
高位接成了六进制计数器。
当输出端为0101 的时候在下个时钟的上升沿把数据置数成0000 这样就形成了进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。
六十进制加分计数器
六十进制加分计数器
六十进制加法计数器
一、实验目的
1.了解计数器的原理及其应用。
2. 数码管扫描电路的运用。
二、实验内容
1.设计一个六十进制加法计数器，并通过数码管显示个位、十位数值。
2.用RTL viewer查看综合结果。
三、实验步骤；
1.十进制计数器：
VHDL语言：
波形图：
仿真结果：
2.六十进制计数器顶层：
1）VHDL源程序：
2）波形仿真：
4 六十进制加法计数器：
1）逻辑图
2）管脚分配图：
四．实验心得：
本次实验中，组合了六进制计数器、十进制计数器，以及六十进制计数器和数码管扫描显示电路，通过实验更加了解了六进制，十进制和
六十进制加法计数器的工作原理和逻辑功能。
60进制计数器的设计
本科学生设计性实验报告项目组长＿学号＿成员专业＿通信工程＿＿班级＿实验项目名称＿ 60进制计数器的设计指导教师及职称＿＿＿＿＿＿＿＿＿开课学期 2011 至＿2012 学年＿第二＿学期上课时间 2012 年 4 月 16 日一、实验设计方案实验名称：60进制计数器的设计实验时间：2012-4-16小组合作：是○否●小组成员：1、实验目的：熟悉QuartusⅡ的Verilog文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
实验要求：1.使用三种以上方法进行设计和仿真2.每种方法要有详细的设计程序和仿真结果3.对比每种方法的实现的RTL图4.选择一种在硬件上实现，并绘出详细实验步骤和实验步骤截图，最后描述实验结果2、实验场地及仪器、设备和材料：实验场地：电脑,quartus II软件，GW48EDA/SPOC主系统实验箱3、实验思路（实验内容、数据处理方法及实验步骤等）：实验内容：用Verilog设计一个60进制计数器，要求用三种方式。
1. 打开QuartusII软件，建立一个新的工程：1) 单击菜单File\New Project Wizard…2) 输入工程的路径、工程名以及顶层实体名。
3) 单击Next>按钮，由于我们建立的是一个空的项目，所以没有包含已有文件，单击Next>继续。
4) 设置我们的器件信息：2.建立Verilog文件：1) 单击File\New菜单项，选择弹出窗口中的Verilog File项，单击OK按钮以建立打开空的Verilog文件。
2) 在编辑窗口中输入Verilog源文件并保存，注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。
3) 编译工程单击Processing\Start Compilation开始编译，编译过程中可能会显示若干出错消息，参考提示原因对程序进行修改直到编译完全成功为止。
根据书上的例子做出了如下的三种方法：（1）方式一：（2）方式二：（3）方式三指导老师对实验设计方案的意见：指导老师签名：年月日二、实验结果与分析1、实验目的、场地及仪器、设备和材料、实验思路等见实验设计方案2、实验现象、数据及结果实验现象：（1）方式一：生成如下图电路模型：得到下图为波形图：（2）方式二：生成电路模型如图所示:得到的波形图如图所示：（3）方式三：得到电路模型如图所示：得到波形图如图所示：3、对实验现象、数据及观察结果的分析与讨论：通过实验过程，可以得到实验的相关图像，可能由于实验过程差不多所以得到的结果是差不多的。
EDA技术60进制计数器.
《EDA技术》课程实验报告
学生姓名：郑月庭
所在班级：电信1001班
指导教师：高金定老师
记分及评价：
一、实验名称
实验2：60进制计数器的设计
二、任务及要求
【基本部分】4分
1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采
用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。
2、要求具备使能功能和异步清零功能。
3、设计完成后生成一个元件，以供更高层次的设计调用。
4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
【发挥部分】1分
思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。
三、实验程序（原理图）
四、仿真及结果分析
五、硬件验证
1、选择模式：模式7
2、引脚锁定情况表：
六、小结
从开始入门到现在的进一步学习让我越来越对这门课程有了很大的兴趣，很想学到更多的东西，EDA这门课程感觉到很实用，实验中让自己有更多的乐趣。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
60进制计数器设计 (2)绪论 (3)1.1设计背景 (3)1.2设计思想 (3)2器件介绍 (4)2.1电阻 (4)2.2电容 (5)2.3 555秒发生器 (5)2.4 74ls00 (7)2.574ls90 (7)2.674ls48 (8)3软件仿真 (9)3.1 555仿真图 (9)3.2 60进制仿真图 (10)3.3 仿真图 (10)4焊接方法 (12)4.1焊接方法 (12)4.2 注意事项 (13)4.3调试 (13)4.4实际图 (14)5总结 (18)6致谢 (20)7 参考文件 (21)60进制计数器设计摘要：60进制计数器的设计是以数电和模电为基础，结合模电里面的置零方法，利用了555芯片、74ls00、74ls48、74ls90以及显示管和各种电阻电容组成的。
利用74ls90可以实现制数功能，可以单独制成十进制。
利用74ls00（与非门）与74ls90可以制成6进制，再利用74ls48和显示管就可以在基于EWB的软件平台上完成该设计。
本设计采用较为常用的74系列芯片，及555芯片实现了信号灯与信号脉冲同步实现、同步控制，进而提高了整个系统的稳定性、独立性。
在实际生活中我们用60进制的有钟表的秒分进制。
随着我国科学技术与高科技的发展，对于仪器精度的要求更加的高，为了满足中国高科技的发展需求研究高精度计数器对于我国的航天、电子等业务具有很大的作用.关键字：60进制 555芯片 74ls00 74ls48 74ls90绪论1.1设计背景计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
1.2设计思想60进制计数器首先要明白有两个显像管，每隔1s，计数器增1，能以数字形式显示时间且当定时器递增到59时，会自动返回到00显示，然后继续计时。
整个计数过程中每次增加1。
本设计主要设备是两个74LS90十进制计数器，并且由300HZ，5V电源供给。
其基本方案可以以以下图：2器件介绍2.1电阻n R ++带有四个色环的其中第一、二环分别代表阻值的前两位数；第三环代表倍率；第四环代表误差。
快速识别的关键在于根据第三环的颜色把阻值确定在某一数量级范围内，例如是几点几K、还是几十几K的，再将前两环读出的数”代”进去，这样就可很快读出数来。
1）熟记第一、二环每种颜色所代表的数。
可这样记忆：棕1，红2，橙3，黄4，绿5，蓝6，紫7，灰8，白9，黑0。
这样连起来读，多复诵几遍便可记住。
记准记牢第三环颜色所代表的阻值范围，这一点是快识的关键。
具体是：金色：几点几Ω黑色：几十几Ω棕色：几百几十Ω红色：几点几kΩ橙色：几十几kΩ黄色：几百几十kΩ绿色：几点几MΩ蓝色：几十几MΩ从数量级来看，整体上可把它们划分为三个大的等级，即：金、黑、棕色是欧姆级的；红橙、黄色是千欧级的；绿、蓝色则是兆欧级的。
这样划分一下是为了便于记忆。
2）当第二环是黑色时，第三环颜色所代表的则是整数，即几，几十，几百kΩ等，这是读数时的特殊情况，要注意。
例如第三环是红色，则其阻值即是整几kΩ的。
3）记住第四环颜色所代表的误差，即：金色为5%；银色为10%；无色为20%。
2.2电容电容（Capacitance）亦称作“电容量”，是指在给定电位差下的电荷储藏量，记为C，国际单位是法拉（F）。
一般来说，电荷在电场中会受力而移动，当导体之间有了介质，则阻碍了电荷移动而使得电荷累积在导体上，造成电荷的累积储存，储存的电荷量则称为电容。
电容是电子设备中大量使用的电子元件之一，广泛应用于隔直、耦合、旁路、滤波、调谐回路、能量转换、控制电路等方面。
常用的电容有聚酯（涤纶）电容聚酯（涤纶）电容。
2.3 555秒发生器（4）555555 定时器是一种模拟和数字功能相结合的中规模集成器件，555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555 定时器的内部电路框图如下图所示。
它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
它提供两个基准电压VCC /3 和 2VCC /3。
555 定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的反相输入端的电压为 2VCC /3，C2 的同相输入端的电压为VCC /3。
若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置0，使输出为 0 电平。
它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
2脚：低触发端3脚：输出端Vo4脚：是直接清零端。
当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：TH高触发端。
7脚：放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。
一般用5V。
在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表6—1示。
表3-1 555定时器的功能表如图是其功能引脚图图3-4：图3-4 555引脚图2.4 74ls0074ls00为四组2输入端与非门（正逻辑），如图2-1所示。
74ls00的引脚图是常用的2输入四与非门集成电路vcc 4A 4B 4Y 3A 3B 3Y------------------------------14 13 12 11 10 9 81 2 3 4 5 6 7------------------------------1A 2A 1Y 2A 2B 2Y GND逻辑图74LS00真值表：A＝1 B=1 Y=0A＝0 B=1 Y=1A＝1 B=0 Y=1A＝0 B=0 Y=12.574ls9074ls90是常用的二－五－十进制异步计数器，如图是其功能引脚图：图2-2 74ls90引脚图2.674ls4874LS48:是一种常用的七段数码管译码器驱动器，常用在各种数字电路。
除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能。
由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。
除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。
（2）消隐功能（BI=0）此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。
该功能主要用于多显示器的动态显示。
（3）灯测试功能（LT = 0）此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。
该功能用于7段显示器测试，判别是否有损坏的字段。
（4）动态灭零功能（LT=1，RBI=1）此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA= 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。
DCBA≠0，则对显示无影响。
该功能主要用于多个7段显示器同时显示时熄灭高位的零。
如图是其功能引脚图图3-3：图3-3 74ls48引脚图3软件仿真由设计思想可知，有三大部分组成，总共有以下几个小部分组成：3.1 555仿真图图31.1 555秒脉冲3.2 60进制仿真图图3.2.1 10进制的仿真图图3.2.2 6进制的仿真图3.3 仿真图虽然我们利用EWB软件设计出了60进制的原理图，但是我们现在尚未知道该原理图的正确性，所以我们利用EWB软件进行仿真，仿真截图如下所示3.4.1和3.4.2:图 3.4.160进制起始图图 3.4.2 60进制的终止图如上图所示，我们可以知道我们的设计原理图是正确的，那么我们便可以进行实物组装。
4焊接方法4.1焊接方法1）焊接前，应将元件的引线截去多余部分后挂锡。
若元件表面被氧化不易挂锡，可以使用细砂纸或小刀将引线表面清理干净，用烙铁头沾适量松香芯焊锡给引线挂锡。
如果还不能挂上锡，可将元件引线放在松香块上，再用烙铁头轻轻接触引线，同时转动引线，使引线表面都可以均匀挂锡。
每根引线的挂锡时间不宜太长，一般以2~3秒为宜，以免烫坏元件内部，特别使给二极管、三极管引脚挂锡时，最好使用金属镊子夹住引线靠管壳的部分，借以传走一部分热量。
另外，各种元件的引脚不要截得太短，否则既不利于散热，又不便于焊接。
2）焊接时，把挂好锡得元件引线置于待焊接位置，如印刷板得焊盘孔中或者各种接头、插座和开关得焊片小孔中，用沾有适量锡得烙铁头在焊接部位停留3秒钟左右，待电烙铁拿走后，焊接处形成一个光滑的焊点。
为了保证焊接得质量，最好在焊接元件引线得位置事先也挂上锡。
焊接时要确保引线位置不变动，否则极易产生虚焊。
烙铁头停留得时间不宜过长，过长会烫坏元件，过短会因焊接溶化不充分而造成假焊。
3）焊接完后，要仔细观察焊点形状和外表。
焊点应呈半球状且高度略小于半径，不应该太鼓或者太扁，外表应该光滑均匀，没有明显得气孔或凹陷，否则都容易造成虚焊或者假焊。
在一个焊点同时焊接几个元件的引线时，更加要应该注意焊点的质量。
4.2 注意事项1焊锡锡焊时可以采用不同的加热速度，例如烙铁头形状不良，用小烙铁焊大焊件时我们不得不延长时间以满足锡料温度的要求。